摘要：
转载自https://www.cnblogs.com/wzd5230/p/3847481.html 每次写verilog代码时都会考虑把一个变量是设置为wire类型还是reg类型，因此把网上找到的一些关于这方面的资料整理了一下，方便以后查找。 wire表示直通，即只要输入有变化，输出马上无条件地反映 阅读全文
摘要：
教程： https://wenku.baidu.com/view/3f9cf330aaea998fcc220e57.html https://blog.csdn.net/ding_ding_fly/article/details/53458451 http://blog.chinaaet.com/d 阅读全文