DDR浅析

合集 - FPGA(13)

1.keep_hierarchy约束在三模冗余中的应用2024-02-202.Libero SoC 如何导入模块Module2024-01-153.FPGA直方图均衡化2023-10-034.Microsemi Libero SoC使用教程（胎教级 免费）（创建工程、引脚分配、仿真、逻辑分析仪ILA）2024-01-155.从零开始的zynq之petalinux胎教级安装教程2022-09-116.从零开始的SystemVerilog之modelsim的仿真教程 Label: Research2022-09-177.FPGA原语及IDDR仿真2024-03-278.常用时序收敛方法2024-03-289.FPGA时序约束步骤（vivado）2024-03-2810.信号加扰与FPGA实现2024-07-0511.AXI总线掩码（WSTRB）操作2024-07-2312.FPGA DFT/FFT2024-10-18

13.DDR浅析2024-10-22

收起

对于xilinx平台来说，首先请参考ug086文档Memory Interface Solutions User Guide (UG086)

在使用 FPGA 通过 APP MIG 操作 DDR 时，通常涉及以下几个层次：

1. User 层

• 应用程序：编写用户应用程序来控制和操作 DDR。可以使用 C/C++ 等高级语言。
• API 调用：利用提供的 API 进行数据读写操作。

2. Driver 层

• 接收来自user的控制信号：读写控制命令、读写突发长度、读写基地址、握手有效
• 写数据流通道：用FIFO先缓存一组突发的数据，在发送时将数据挨个取出
• 读数据通道

3. MIG 核 内存接口生成器 (MIG)：用于生成与 DDR 相关的硬件模块，负责 DDR 的初始化和控制

4. DDR 物理内存：实际的 DDR DRAM 芯片，负责存储数据