Libero SoC 如何导入模块Module

合集 - FPGA(13)

1.keep_hierarchy约束在三模冗余中的应用2024-02-20

2.Libero SoC 如何导入模块Module2024-01-15

3.FPGA直方图均衡化2023-10-034.Microsemi Libero SoC使用教程（胎教级 免费）（创建工程、引脚分配、仿真、逻辑分析仪ILA）2024-01-155.从零开始的zynq之petalinux胎教级安装教程2022-09-116.从零开始的SystemVerilog之modelsim的仿真教程 Label: Research2022-09-177.FPGA原语及IDDR仿真2024-03-278.常用时序收敛方法2024-03-289.FPGA时序约束步骤（vivado）2024-03-2810.信号加扰与FPGA实现2024-07-0511.AXI总线掩码（WSTRB）操作2024-07-2312.FPGA DFT/FFT2024-10-1813.DDR浅析2024-10-22

收起

libero soc总体逻辑上和vivado差不多，但是网络上教程较少，libero将很多操作都图形化了

在libero soc中，导入源文件后（使用smartdesign），如果有错误，或者其他原因，是无法拖入顶层文件中的，也就无法进行连线

此处test_module无法被拖入右侧，也就无法连线，需要先点击Build Hierarchy

就可以拖入右侧连线了