会员
周边
众包
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
Radiumlrb
首页
新随笔
联系
订阅
管理
[置顶]
朝花夕拾
摘要: 手记&版本更新记录
阅读全文
posted @ 2016-11-05 14:41 Radiumlrb
阅读(959)
评论(0)
推荐(0)
2025年5月6日
提前还商业贷款计算python程序
摘要: 最近在研究提前还贷的问题,用通义千问写了一个python程序,供参考 一、什么是提前还贷? 提前还贷是指借款人在贷款合同约定的还款期限之前,一次性或部分偿还贷款本金的行为。这种做法可以减少未来的利息支出。 二、为什么只还商业贷款? 住房贷款通常分为商业贷款和公积金贷款两种类型。其中,商业贷款是由商业
阅读全文
posted @ 2025-05-06 00:15 Radiumlrb
阅读(30)
评论(0)
推荐(0)
2025年4月18日
示波器波形重建与正弦内插
摘要: 在数字信号处理和电子测量中,示波器是一种不可或缺的工具,用于观察和分析各种信号。然而,在实际应用中,为了准确地重建波形,我们需要理解并应用奈奎斯特定理以及适当的插值方法。本文将详细介绍奈奎斯特定理在示波器波形重建中的应用,并探讨正弦内插(Sine Interpolation)的具体实现。 奈奎斯特定
阅读全文
posted @ 2025-04-18 17:01 Radiumlrb
阅读(107)
评论(0)
推荐(0)
2025年4月10日
DDR、PCIe、GTX等常见IP的配置解析
摘要: 新坑待更新 PCIE PCIE的介绍以及Xilinx XDMA的验证_pcie xdma-CSDN博客 基于Riffa架构的PCIEDMA测试分析-CSDN博客 GTX Xilinx关于GTX的IP核serdes仿真和使用_gtx cdr-CSDN博客 DDR 详解DDR3原理以及使用Xilinx
阅读全文
posted @ 2025-04-10 01:20 Radiumlrb
阅读(27)
评论(0)
推荐(0)
2024年10月18日
FPGA DFT/FFT
摘要: 等待更新 FPGA上ADC调试与数据处理策略-CSDN博客
阅读全文
posted @ 2024-10-18 19:44 Radiumlrb
阅读(82)
评论(0)
推荐(0)
2024年7月23日
AXI总线掩码(WSTRB)操作
摘要: 掩码这个概念在以太网中也有运用,掩码通常用于子网和IP地址的管理。子网掩码是32位的二进制数,连续的1表示网络部分,连续的0表示主机部分。根据IP地址和子网掩码,可以计算网络地址和广播地址。如,对于IP地址192.168.1.1和子网掩码255.255.255.0,网络地址是192.168.1.0,
阅读全文
posted @ 2024-07-23 14:33 Radiumlrb
阅读(1554)
评论(0)
推荐(0)
2024年7月5日
信号加扰与FPGA实现
摘要: 加扰有利于数据传输的可靠性和保密性。 目的 减少连续的0或1:在数据传输中,长时间的连续0或1可能会导致时钟恢复困难和传输错误。加扰可以打破这些连续的比特,确保时钟信号能够正确恢复和同步。 改善频谱特性:加扰能够使信号的频谱特性更加平滑,减少特定频率成分的突发,从而减少对特定频段的干扰,提高信号的传
阅读全文
posted @ 2024-07-05 11:22 Radiumlrb
阅读(335)
评论(0)
推荐(0)
2024年5月6日
GT高速收发器 杂谈
摘要: 高速收发器目录 详解 GTX参考时钟及共享逻辑(高速收发器一) 如何理解GTX发送通道相关模块?(高速收发器二) 如何理解GTX接收通道相关模块?(高速收发器三) 深入解析GTX收发器的时钟架构与数据位宽关系(高速收发器四) 8B10B编码(高速收发器五) DDR速率如何计算? 常见的DDR4-32
阅读全文
posted @ 2024-05-06 09:26 Radiumlrb
阅读(997)
评论(0)
推荐(2)
2024年3月28日
FPGA时序约束步骤(vivado)
摘要: 情况常常是100MHz以下的简单工程不需要做很多约束,裕量绰绰有余,但是涉及到100MHz以上的工程,如DDR4的300MHz,时序约束就显得尤为重要了 常规流程 建立工程 先新建一个工程,实现一个单BIT的FIFO,代码如下 library IEEE; use IEEE.STD_LOGIC_116
阅读全文
posted @ 2024-03-28 11:04 Radiumlrb
阅读(3734)
评论(0)
推荐(2)
常用时序收敛方法
摘要: 结构调整 结构调整是提高时域性能的一种方法,它是在不改变原有组合逻辑功能的前提下,通过调整其内部逻辑门之间的连接关系,来达到减少逻辑门级数的目的,进而提高时域性能的方法。举例如下:现在有同步输入总线A、B、C、D,需要在下一时钟周期就能以寄存的方式输出它们的和SUM。那么通常来说,你可能会将HDL代
阅读全文
posted @ 2024-03-28 10:01 Radiumlrb
阅读(417)
评论(0)
推荐(0)
2024年3月27日
FPGA原语及IDDR仿真
摘要: 一般来说,在进行HDL代码编写时,不需要直接或间接地进行原语调用,因为随着FPGA设计规模越来越庞大,人脑应该集中于抽象层次较高的工作中去,而将这些具体实现细节交给编译器来完成。不过有些时候,原语或者库中底层模块的调用还是十分必要的。 相关文档如下: ug471_7Series_SelectIO.p
阅读全文
posted @ 2024-03-27 20:20 Radiumlrb
阅读(810)
评论(0)
推荐(1)
下一页
公告