FPGA Prototyping By Verilog Examples第四章 常用时序电路设计
摘要:
通用移位寄存器通用移位寄存器可以载入并行数据,左移,右移,保持;它能够实现并-串功能(先载入并行数据后移位),也可实现串并功能(先移位后并行输出)。// Listing 4.8module univ_shift_reg #(parameter N=8) ( input wire clk, reset, input wire [1:0] ctrl, input wire [N-1:0] d, output wire [N-1:0] q ); //signal declaration reg [N-1:0] r_reg, r_next; // body // register always @(p 阅读全文
posted @ 2011-04-09 16:32 齐威王 阅读(2215) 评论(1) 推荐(0) 编辑