2011年1月18日

如何使UltraEdit支援Verilog语法显示

摘要： Introduction修改wordfile.txt 在C:\Program Files\UltraEdit-32\wordfile.txt加入以下资料若你还使用其他語言，可以到http://www.ultraedit.com/downloads/extras.html下載其他語言的wordfile，自行新增到UltraEdit內。 阅读全文

posted @ 2011-01-18 17:04 齐威王 阅读(6000) 评论(1) 推荐(0) 编辑

基于DE0的VGA测试

摘要： 本次实验用的VGA是HPw17e电脑显示器，其分辨率为1440×900@60，系统时钟106.47MHZ时序如下： 同步脉冲FRONT 后沿SYNC 显示脉冲ACT 前沿BACK 帧长TOTAL行时序HSYNC 152 232 1440 80 1904列时序VSYNC 3 28 900 1 932Timequest约束vga.sdcCode highlighting produced by Actipro CodeHighlighter (freeware)http://www.CodeHighlighter.com/-->## Generated SDC file " 阅读全文

posted @ 2011-01-18 16:31 齐威王 阅读(901) 评论(1) 推荐(0) 编辑

导航