2010年11月23日

分频器设计

摘要: 1.奇数N分频器思路:一个模N计数器计数,一个比较器,下图为mod=9分频电路比较器datab[]=(N+1)/2,比较器取A>=B(ageb)2 偶数分频器mod=10;比较器datab[]=N/2,比较器取A>=B(ageb)3 对于2*M的偶数分频还可以用一个计数器和二分频级联而成(M=5)4. 偶数分频器的另一种实现形式由一个模N/2计数器和一个TFF组成 模2的分频器就是每1个clock就0变1、1变0,模4的分频器就是每2个clock就0变1、1变0;计数器部分我們使用lpm_counter,0变1、1变0我們就是用lpm_ff这个T-FF。5 三分频的特殊电路模型,三 阅读全文

posted @ 2010-11-23 15:47 齐威王 阅读(4841) 评论(1) 推荐(0) 编辑

Cliff Cummings的Verilog学习资料及其他学习项目

摘要: Cliff Cummings大师的公开论文,他本身是Verilog standard制定成员之一,这里有他所有发表的paperhttp://www.sunburst-design.com/papers/学习Verilog的利器,世界顶级的Verilog培训资料ilinx 2010电子设计竞赛培训(第一部分) http://www.61eda.com/Soft/Xilinx/Document/201009/5327.htmlXilinx 2010电子设计竞赛培训(第二部分) http://www.61eda.com/Soft/Xilinx/Document/201009/5326.html软件测 阅读全文

posted @ 2010-11-23 13:40 齐威王 阅读(2754) 评论(1) 推荐(0) 编辑

Verilog module和testbench的写法标准

摘要: http://www.cnblogs.com/oomusou/archive/2008/07/12/verilog_module_coding_style.htmlAbstractmodule內有很多東西,什麼該寫在前面?什麼該寫在後面呢?Introduction以下是建議的coding style[代码]http://www.cnblogs.com/oomusou/archive/2008/07... 阅读全文

posted @ 2010-11-23 13:18 齐威王 阅读(1406) 评论(0) 推荐(0) 编辑

Mega function宏例化---Verilog描述

摘要: LPM_FF的Verilog例化描述[代码]DFF触发器的Verilog例化描述[代码]LPM_counter计数器的Verilog描述[代码] 阅读全文

posted @ 2010-11-23 13:13 齐威王 阅读(1000) 评论(0) 推荐(0) 编辑

TimeQuest学习之二

摘要: .http://blog.ednchina.com/wanyou2345/1800613/message.aspxhttp://blog.ednchina.com/wanyou2345/1831015/message.aspx 阅读全文

posted @ 2010-11-23 11:27 齐威王 阅读(390) 评论(0) 推荐(0) 编辑

FPGA技术实践文章汇总

摘要: 康乃尔大学DE2历年codehttp://people.ece.cornell.edu/land/courses/ece5760/FinalProjects/里面有很多完整的工程供学习和下载全球使用者实例http://www.terasic.com.cn/cgi-bin/page/archive.pl?Language=China&CategoryNo=&No=330&PartNo=2其他大牛的博客http://blog.ednchina.com/riple/47380/message.aspxhttp://www.cnblogs.com/oomusou/archive/2008/08/11/ 阅读全文

posted @ 2010-11-23 10:12 齐威王 阅读(687) 评论(0) 推荐(0) 编辑

导航