数字逻辑——第二章 组合逻辑

目录

• 第二章 组合逻辑
• 思维导图
• 组合逻辑分析
• 组合逻辑定义
• 组合逻辑分析
• 竞争冒险
• 组合逻辑设计
• 组合逻辑设计
• 利用任意项的逻辑设计
• 组合逻辑电路的等价变换
• 德摩根定律的应用
• 与非门、或非门作为通用元件
• 利用与非门/或非门进行等价变换
• 将“与或表达式”变换为“与或非”表达式
• 数据选择器与分配器
• 数据选择器MUX
• 数据分配器DMUX
• 译码器和编码器
• 译码器
• 编码器
• 数据比较器和加法器
• 数据比较器
• 加法器
• 奇偶校验器
• 利用奇（偶）校验方法进行检错的组合逻辑电路
• 奇偶校验的基本原理
• 奇偶发生器
• 奇偶校验器

返回目录

第二章 组合逻辑

分享链接：https://share.weiyun.com/Vh2j3dfE ，含思维导图Xmind文件和Markdown文件

返回目录

思维导图

返回目录

组合逻辑分析

组合逻辑定义

• 由各种门电路组合而成且无反馈的逻辑电路

组合逻辑分析

• 根据已知的逻辑电路图，找出组合逻辑电路的输入输出关系

• 逐级电平推导法

  • 即假设输出为1或0，逐级向前推导，追根溯源

竞争冒险

• 定义

  • 当逻辑门有两个互补信号同时向相反状态变化时，短暂出现同时为1的情况，输出端可能产生过渡干扰脉冲的现象

• 竞争

  • 两个互补信号同时向相反状态变化的现象

    • 需要注意：典型的两个信号，如A和非A

  • 竞争不一定会产生过渡干扰脉冲，只是存在产生它的危险，因而称之为“竞争冒险”

• 消除竞争冒险

  • 加选通脉冲

    • 使用使能端控制，当电路达到新的稳态时，才允许电路输出

  • 修改逻辑设计

    • 比如增加一个函数项
    • 可以用卡诺图设计，增加不改变函数逻辑关系的函数项，具体参加卡诺图图形

  • 竞争冒险的本质，是输入变量之间的相互影响

返回目录

组合逻辑设计

组合逻辑设计

• 逻辑问题描述

  • 将文字描述的设计要求，抽象为一个逻辑表达式
  • 通常方法为先建立输入输出变量的真值表，再列出逻辑表达式
  • 有些情况下可以直接建立逻辑表达式

• 列出逻辑函数

• 逻辑函数的变换与化简

• 画出逻辑电路图

利用任意项的逻辑设计

• 在逻辑表达汇总加入任意项（无关项），可使得表达式变得简单

返回目录

组合逻辑电路的等价变换

德摩根定律的应用

与非门、或非门作为通用元件

• 与非门

  • 具有函数完备性
  • 其他的逻辑功能都可以仅用与非门来实现

• 或非门

利用与非门/或非门进行等价变换

将“与或表达式”变换为“与或非”表达式

• 对F两次求反

• 对非F一次求反

  • 如此门的级数最少
  • 使用反演定律

返回目录

数据选择器与分配器

数据选择器MUX

• 又称：多路转换器，多路开关

• 定义：是多路输入、单路输出的组合逻辑构件

• 即：决定哪一路数据能够被输出

• 逻辑结构

  • 以”74LS153“为例
  • 四路数据输入端D
  • 两位地址输入端S
  • 单位数据输出端Y

数据分配器DMUX

• 定义：与MUX相反，是单路输入、多路输出的组合逻辑构件
• 即：决定数据从哪一路输出
• 用途：数据交换
• 内部设计即与MUX相反

返回目录

译码器和编码器

译码器

• 实现译码功能的组合逻辑电路称为译码器

• 输入是一组二进制代码，输出是一组高低电平信号（只有一个定义为有效）

• 译码是编码的逆过程

  • 将特定表示意义的二进制代码翻译出来
  • 如地址解码器

• 例子：七段数字译码显示系统

编码器

• 对所处理的信息或数据赋予“一组”二进制代码，成为编码

• 普通编码器

  • 在任意时刻，所有输入线中，只允许一个输入线上有信号

• 优先编码器

  • 允许多个输入线上同时有信号
  • 将会根据优先级进行排队，仅对优先级最高的输入信号响应
  • 使用0作为信号，再设置优先级

• 例如：0~9数字键盘，每个按键生成一个BCD码

返回目录

数据比较器和加法器

数据比较器

• 完成两组二进制数码大小比较的逻辑电路

• 例如：4位比较器74HC85

• 比较原理

  • 比较两个二进制数的大小，要从最高位开始比较，直至最低位

加法器

• 串行加法器

  • 考虑进位

    • 全加器FA

  • 由多个全加器FA串行连接而成

  • 串行进位方式，进位信号逐位向上传递，延迟大

  • 优点

    • 电路简单
    • 连线方便

  • 缺点

    • 高位运算必须等待低位运算进位信号，运算速度非常慢

• 超前进位并行加法器

  • 采用超前进位，能够先判断出各位进位适0还是1
  • 因此全加器FA可同时相加

返回目录

奇偶校验器

利用奇（偶）校验方法进行检错的组合逻辑电路

奇偶校验的基本原理

• 偶数个1，它的和总是0
• 奇数个1，它的和总是1
• 在待发送数据的有效数据位再增加一位奇偶校验码
• 利用这一位，将发送的数据代码含1的的个数补成奇数（奇校验）或者偶数（偶校验），形成传输码

奇偶发生器

• 产生奇偶校验码

奇偶校验器

• 进行奇偶检验

XMind - Trial Version