摘要：
复位信号设计的原则是尽量不包含不需要的复位信号，如果需要，考虑使用局部复位和同步复位。 复位信号根据是否同步，高电平还是低电平使能，复位后的信号为高电平还是低电平可以有多种组合： 异步低电平复位 异步低电平置位 异步高电平复位 。。。 每种情况会被综合出不同的硬件电路，而在Xilinx内部则有4种寄 阅读全文
摘要：
输入一个数字，按规定输出符号排列。此题的原型为算盘，用符号排列模拟算盘的显示。具体要求如下 最终的判定是以实现效果所写代码的行数，可见这里是要我们在练习基本语法的同时，去思考最紧凑的方法。 对于算盘来说，在初始状态每一列都是相同的，且输入数字的权重和列数是对应的，从对实际问题的映射和评分要求考虑，下 阅读全文
摘要：
问题：输入出生日期和当前的日期，输出活了多少天 举例：你是昨天出生的，那么输出就为1 分三种情况讨论： 1、年份和月份都相同 2、年份相同月份不同，先计算出生当天是当年的第几天，后计算当前为当年的第几天，相减 3、年份不同，还是先计算出生当天为当年的第几天，后计算当前为当年的第几天，做闰年判断，逐一 阅读全文
摘要：
我需求将FPGA处理的视频数据通过USB发送给电脑，先实现一个小目标，做一个简单的数据回环。 利用赛普拉斯EZ-USB FX2LP系列USB2.0的接口控制器，固件配置好为异步批量模式，并通过官方提供的Control Center进行测试。 上图是FX2LP连接至FPGA时所需的硬件连接 它们之间的 阅读全文
摘要：
一个简单的离散傅里叶变换公式如下面所示 X(k) = ∑<N>x(n)e-j2πkn/N, k = 0,1,2```N-1 傅里叶变换用于分析时域信号中的频域成分，即从时域信号x(n)得到频域信号X(k) 这里的∑<N>表示对求和项从n=0加到N-1，为N点傅里叶变换，输入时域信号为N个，输出频域信 阅读全文
摘要：
本设计用verilog实现了一个简单的I2C协议，实现功能为往固定地址先写入一个字节，然后再读出该字节。 涉及到的EEPROM为Atmel家的AT24C04，4Kbit存储空间，8位位宽，需要9位宽的地址，其他细节参见规格书doc0180。 AT24C04支持5种读写模式：字节写，页写，当前地址读， 阅读全文
摘要：
下面摘录我写的简单的UART代码，对于灵活性和健壮性做了如下设计： 1、系统时钟及串口波特率以参数形式输入，例化时可以灵活设置 2、接受模块在起始位会检测中点电平是否仍然为低，否则判定为抖动 接收机代码 发送机代码 在Xilinx Artix-7平台上验证的顶层代码 阅读全文
摘要：
本文是我学习FPGA开发时，基于书本中的例子，按照自己的理解及代码风格写的二进制码到BCD码的实现 阅读全文
摘要：
本文梳理了基于verilog语言的三种按键消抖的思路，因为它简单，所以每个人都有自己的实现，通过这样的整理，我希望我能至少把这样的简单功能做好 阅读全文
摘要：
UART主要完成了一个信号到串行传输转换、串行传输到信号转换及规定了信号传输的格式，即帧格式，这是一个软件工程师需要工作的地方；而RS-232, RS-422, RS-485则是硬件接口标准，硬件工程师选好器件，搭好电路，配合上软件工程师的UART实现，一个有用的串口通信就轻松完成了。 波特率的概念 阅读全文