摘要：
SFDR是信号系统处理中常用的一项参数，对于评估系统的噪声水平和ADC/DAC的性能有一定参考意义。 SFDR，英文全称是 Spurious-Free Dynamic range，意为无杂散动态范围。SFDR是指基波强度与最大杂波或谐波的强度之比，所以SFDR值越大则说明系统的噪声水平越低，灵敏度越 阅读全文
摘要：
FPGA的一大应用就是数字信号处理（DSP），尤其是大数据量高速处理的场合，比如雷达,成像，超声等领域。 但是直接用Verilog实现DSP算法，是一件很费时费力的事情，而且改动也不是很方便。目前有几种折中的办法， 一是用HLS，大概的思路就是用C/C++先编写算法，然后转译为Verilog语言；另 阅读全文
摘要：
在Vivado中，EMIO IP(system和AXI扩展部分)引出实际上有3个管脚，分别是gpio_i,gpio_o,gpio_t， 要把它们转化为标准的GPIO，要外加缓冲器，步骤如下 在顶层模块中，会生成如下代码 IOBUF gpio_0_tri_iobuf_0 (.I(gpio_0_tri_ 阅读全文
摘要：
前言 Xilinx 的ZYNQ-7000系列SOC芯片，整合了ARM9和PLD单元，比传统的DSP+FPGA 或 ARM+FPGA的设计复杂度更低，带宽更高，通信方式更加灵活。对于诸如数字信号处理、图像处理等工程化应用，是一个比较好的选择。ZedBoard是Digilent公司针对ZYNQ XC7Z 阅读全文
摘要：
上一次讲到USB不启动问题是由与Vivado工程中的EMIO引脚未正确配置造成的，那么软件上又是如何使用这个引脚的呢？ 首先，Xilinx提供的Linux 开发包中已经包含了gpio的驱动和sysfs进行配套，并在设备树文件中对OTG-RESETN进行了初始化配置和声明。 其次，在实际使用中，USB 阅读全文
摘要：
在用Vivado （2015.4.2）在ZedBoard上搭建如图所示的PS最小系统时，USB-OTG无法正常使用且在启动LOG中报错。 经过与原厂的各个启动文件进行对比替换，最后确定是Vivado工程生成的bit流出了问题。也就是说建立的工程不对。 USB 启动错误提示信息：外置PHY芯片初始化失 阅读全文
摘要：
由于工作上要反复从PC上交叉编译好应用程序，并通过tftp下载到ZYNQ板子上进行运行调试。重复敲命令过于麻烦，所以编写一个脚本实现自动下载，改权限和运行功能。 一、准备工作 将ZYNQ7000开发板和主机端（PC或虚拟机）连接到同一网段。 主机端安装好tftpd-hpa服务器和xinet.d,启动 阅读全文
摘要：
树莓派3B+搭建流媒体服务器 一、硬件准备 1）树莓派3B+ 2）配套电源 3）连接到网络 二、软件安装包 1）nginx源码包nginx-1.8.1.tar.gz 下载地址： http://nginx.org/download/nginx-1.8.1.tar.gz 2）h264数据流支持包ngin 阅读全文