摘要：- 参考 - 《专用集成电路设计实用教程》 *** ## 1. 多时钟同步设计 时序约束 - 以下图为例，所有的时钟都来自同一个时钟源，所以是它们是同步设计。 - 可以看到要综合的模块输入只有CLKC，其他的时钟只作用于综合模块端口，我们需要对端口加以约束。 - 首先约束作为综合模块的主时钟CLKC 阅读全文

摘要：- 参考 - http://www.cnblogs.com/IClearner - 《专用集成电路设计实用教程》 *** - 博客中很多内容都来自《专用集成电路设计实用教程》，有空可以细读一下，加上实践。 *** ## 1. DC 编译策略及工具版本 - 编译策略 - 两种：top-down，bot 阅读全文

摘要：- 参考 - http://www.cnblogs.com/IClearner - https://blog.csdn.net/u010827375/article/details/91398103 - https://zhuanlan.zhihu.com/p/425524095 *** ## 1. 阅读全文

摘要：参考 http://www.cnblogs.com/IClearner https://www.cnblogs.com/ASIC-Horizon/p/10053487.html http://www.kiaic.com/article/detail/2469.html https://blog.cs 阅读全文