摘要：
14.HDL HDL描述方法是从电路图描述方法演化来的，相比来说更容易修改 符合IEEE标准的有verilog HDL和VHDL VHDL由美国国防部开发，有1987和1993两个版本 verilog由cadence持有，有1995、2001、2005三个版本 verilog较VHDL更有前景：具有模拟电路描述能力、不仅可以开发电路还可以验证电路、门级以下描述比VHDL强 RTL级和门级的综合已经成熟，主要是注意行为级的综合结果，使用可综合的编程风格 SYSTEM VERILOG是VERILOG的一种延伸15.IP核的应用： 软核soft core： 功能经过验证的、可综合的、实现后门数在5K 阅读全文
摘要：
请到这个网站下载verilog加亮语法的文档。http://www.ultraedit.com/downloads/extras.html然后按下面步骤完成：http://www.ultraedit.com/support/tutorials_power_tips/ultraedit/add_a_wordfile.htmlAdding a wordfileWe are frequently asked if we can add support for a given language. The answer to this question is, UltraEdit-32's sy 阅读全文