摘要：
有限状态机有限状态机是由寄存器组和组合逻辑构成的硬件时序电路，其状态（即由寄存器组的1和0的组合状态所构成的有限个状态）只可能在同一时钟跳变沿的情况下才能从一个状态转向另一个状态，究竟转向哪一状态还是留在原状态不但取决于各个输入值，还取决于当前所在状态。（这里指的是米里Mealy型有限状态机，而莫尔 阅读全文
摘要：
1.数字逻辑电路的种类：1) 组合逻辑：输出只是当前输入逻辑电平的函数（有延时），与电路的原始状态无关的逻辑电路。也就是说，当输入信号中的任何一个发生变化时，输出都有可能会根据其变化而变化，但与电路目前所处的状态没有任何关系。2) 时序逻辑：输出不只是当前输入的逻辑电平的函数，还与电路目前所处的状态 阅读全文
摘要：
0.前 抽象模型分级： • 系统级(system):用高级语言结构实现设计模块的外部性能的模型。• 算法级(algorithm):用高级语言结构实现设计算法的模型。• RTL级(Register Transfer Level):描述数据在寄存器之间流动和如何处理这些数据的模型。• 门级(gate-l 阅读全文