ppqppl

2024年2月23日

摘要： Xilinx FPGA模式配置 Xilinx UltraScale FPGA有7种配置模式，由模式输入引脚M[2:0]决定。七种模式如图1所示。图1 7种配置模式 7种模式可分为3大类， 1、JTAG模式（可归为从模式）； 2、主模式； 3、从模式。主模式分为Master Serial模式、Ma 阅读全文

posted @ 2024-02-23 15:46 ppqppl 阅读(35) 评论(0) 推荐(0) 编辑

DDR协议基础进阶（三）——（基本功能、初始化、MR寄存器）

摘要： DDR协议基础进阶（三）——（基本功能、初始化、MR寄存器）一、DDR基本功能 DDR基本功能主要包括： 8-bit prefetch预取——8-bit，是指8位数据，即8倍芯片位宽的数据。由于DDR内部数据传输是32bit，外部pin口DQ位宽4bit（存储单元数据位宽），在发起读数据（写同理）阅读全文

posted @ 2024-02-23 11:08 ppqppl 阅读(1284) 评论(0) 推荐(0) 编辑

DDR协议基础进阶（二）——（Pinout信号组成、地址关系）

摘要： DDR协议基础进阶（二）——（Pinout信号组成、地址关系）一、DDR的信号分析 DDR在完整的PC端或移动电子消费端中属于芯片的外挂组件，其引脚信号按照功能可以分为6大类：前3类为时钟信号、地址及控制信号、数据信号；后3类为电源信号、接地信号、配置信号。下面以DDR3为例，其具体的信号信息如阅读全文

posted @ 2024-02-23 10:57 ppqppl 阅读(504) 评论(0) 推荐(0) 编辑

2024年1月22日

Vivado 添加列表中不存在的 FLash 器件

摘要： Vivado 添加列表中不存在的 FLash 器件以华邦 SPI FLASH W25Q128JVEIQ 为例进行说明。（其他 Flash 添加步骤一致） 1.本地 vivado 安装目录 D:\Softwares\xlinx_tools\Vivado\2020.2\data\xicom 下，找到阅读全文

posted @ 2024-01-22 14:02 ppqppl 阅读(204) 评论(0) 推荐(0) 编辑

2024年1月19日

DDR 基础介绍（一）——（演进、构成、存储原理）

摘要： DDR 基础介绍（一）——（演进、构成、存储原理）我们常说的DDR，亦即DDR SDRAM，指的是PC端或者消费电子（手机，平板）中的内存，是 “Double Data Rate Synchronous Dynamic Random Access Memory”（双数据率同步动态随机存储器）的简阅读全文

posted @ 2024-01-19 10:00 ppqppl 阅读(872) 评论(0) 推荐(0) 编辑

2024年1月10日

ROS 入门 —— 基于 turtlebot3 实现 SLAM 建图及自主导航仿真

摘要： ROS 入门 —— 基于 turtlebot3 实现 SLAM 建图及自主导航仿真 turtlebot3简介 TurtleBot3 是一个小型，低成本，完全可编程，基于 ROS 的移动机器人。它旨在用于教育，研究，产品原型和爱好应用的目的。TurtleBot3 的目标是大幅降低平台的尺寸和价格，而不阅读全文

posted @ 2024-01-10 11:58 ppqppl 阅读(157) 评论(0) 推荐(0) 编辑

2024年1月4日

FPGA入门 —— AXI4 总线简介

摘要： FPGA入门 —— AXI4 总线简介 AXI4 总线协议 AXI4，全称第四代高级可扩展接口（Advanced eXtensible Interface 4），是一种高性能、高带宽、低延迟的片上总线协议，可用于处理器与内存之间传递数据。动态随机存储器（Dynamic Random Access 阅读全文

posted @ 2024-01-04 09:12 ppqppl 阅读(328) 评论(0) 推荐(0) 编辑

2024年1月3日

FPGA入门 —— DDR3(MIG IP 核) 入门

摘要： FPGA入门 —— DDR3(MIG IP 核) 入门 DDR3 基本内容简介 DDR 简介 DDR=Double Data Rate双倍速率同步动态随机存储器。严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR，其中，SDRAM 是Synchronous Dynamic Random Ac 阅读全文

posted @ 2024-01-03 14:07 ppqppl 阅读(634) 评论(0) 推荐(0) 编辑

2023年12月29日

FPGA 入门 —— RAM（ip 核与原语的使用）

摘要： FPGA 入门 —— RAM（ip 核与原语的使用） BRAM 简介 XILINX 系列的 FPGA ，如果想要做一个 RAM，有两种方式： 1、使用逻辑资源组成分布式 RAM，即 Distributed RAM 2、使用 XILINX 专用的 Block RAM，即 BRAM 前者是由 CLB 的阅读全文

posted @ 2023-12-29 15:40 ppqppl 阅读(1709) 评论(0) 推荐(0) 编辑

2023年7月16日

基于 OpenVINO 的目标识别

摘要： # 基于 OpenVINO 的目标识别 ## YOLOV5原理 YOLOv5是一种快速高效的目标检测算法，具有优秀的实时性能和较高的准确度。该算法利用深度学习技术实现了端到端的目标检测，在计算资源有限的情况下也能够获得出色的表现 YOLOv5采用了一种基于Anchor的检测方式，在输入图像中通过预先阅读全文

posted @ 2023-07-16 22:16 ppqppl 阅读(44) 评论(0) 推荐(0) 编辑

公告