当前标签：Verilog HDL

1 2 下一页
使用VIVADO中的MIG控制DDR3（AXI接口）四——MIG配置及DDR3读写测试_vivado测试axi4 的ip核
ppqppl 2024-10-25 14:30 阅读:2005 评论:0 推荐:0
使用VIVADO中的MIG控制DDR3（AXI接口）三——DDR3简介_mig ddr
ppqppl 2024-10-25 14:29 阅读:1303 评论:0 推荐:0
使用VIVADO中的MIG控制DDR3（AXI接口）二——用AXI4读写BRAM测试_axi ddr mig
ppqppl 2024-10-25 14:28 阅读:1488 评论:0 推荐:0
使用VIVADO中的MIG控制DDR3（AXI接口）一——AXI简介_ddr3 axi
ppqppl 2024-10-25 14:26 阅读:686 评论:0 推荐:0
FPGA实现AXI4总线的读写_如何写axi4逻辑
ppqppl 2024-04-25 13:52 阅读:854 评论:0 推荐:1
AXI4协议学习：架构、信号定义、工作时序和握手机制
ppqppl 2024-04-25 10:31 阅读:2549 评论:0 推荐:0
设计咨询MIG 7系列DDR3 / DDR2 – 使用XADC模块进行温度监控器校准，增加到v1.7中的所有DDR3 / DDR2设计（ISE 14.3 / Vivado 2012.3
ppqppl 2024-04-19 14:44 阅读:326 评论:0 推荐:0
riscv各种版本gcc工具链编译与安装
ppqppl 2024-03-16 14:10 阅读:5177 评论:0 推荐:0
基于OmniArk芯神鼎硬件仿真系统和QEMU的混合验证平台
ppqppl 2024-03-10 20:47 阅读:490 评论:0 推荐:0
数字后端 EDA 软件分享
ppqppl 2024-02-26 13:54 阅读:490 评论:0 推荐:0
Xilinx FPGA模式配置
ppqppl 2024-02-23 15:46 阅读:278 评论:0 推荐:0
FPGA入门 —— AXI4 总线简介
ppqppl 2024-01-04 09:12 阅读:1490 评论:0 推荐:0
FPGA入门 —— DDR3(MIG IP 核) 入门
ppqppl 2024-01-03 14:07 阅读:3380 评论:1 推荐:2
FPGA 入门 —— RAM（ip 核与原语的使用）
ppqppl 2023-12-29 15:40 阅读:6479 评论:0 推荐:0
基于Cyclone V SoC利用HLS实现卷积手写体数字识别设计
ppqppl 2023-07-16 21:36 阅读:384 评论:0 推荐:1
FPGA入门 —— FPGA UART 串口通信
ppqppl 2023-06-06 23:58 阅读:2021 评论:0 推荐:1
Quartus 入门 —— FPGA 超声波测距（HC-SR04）
ppqppl 2023-05-20 21:42 阅读:560 评论:0 推荐:0
FPGA入门 —— FPGA 超声波（HC-SR04）距离检测入门
ppqppl 2023-05-20 17:44 阅读:328 评论:0 推荐:0
FPGA 入门 —— HLS 入门
ppqppl 2023-05-13 16:52 阅读:2667 评论:0 推荐:0
Vivado 入门 —— HLS HelloWorld 流水灯（二）—— 调用 IP 与上板验证
ppqppl 2023-05-13 15:30 阅读:285 评论:0 推荐:0
1 2 下一页