文章分类 -  DDR协议及应用实践

摘要:在之前的内容里,讲述了AXI和DDR3的基本知识,也做了一个用AXI IP核读写BRAM的测试实验。接下来,我们就将这些部分结合在一起,做一个用AXI IP核对DDR3进行读写测试的实验。因为DDR3的时序比较复杂,所以我们一般都会使用Xilinx官方提供的MIG IP核来控制DDR3,上一节简介了 阅读全文
posted @ 2024-10-25 14:30 ppqppl 阅读(612) 评论(0) 推荐(0) 编辑
摘要:在读写DDR3之前,需要了解DDR3的相关知识,而如果一开始就直接看DDR3的话,我们极有可能会感觉到一头雾水,不知道从哪下手,接下来,我们便从SDRAM一步步到DDR3,分步去学习相关的知识。 1 SDRAM简介 从某种意义上来讲,SDRAM是现在内存的最初代产品,现在的DDR4包括DDR5都起源 阅读全文
posted @ 2024-10-25 14:29 ppqppl 阅读(405) 评论(0) 推荐(0) 编辑
摘要:上篇文章主要讲了一些关于AXI的知识,有了这些理论,让我们进行一些简单的实验测试,加深对AXI协议的理解。本次实验使用的平台是VIVADO2019.1。 1. 首先创建一个工程,名称和路径自己决定。 2.然后按照图中所示,点击新建和打包一个新IP核。 3.点击NEXT 4.选择一个带AXI4接口的I 阅读全文
posted @ 2024-10-25 14:28 ppqppl 阅读(464) 评论(0) 推荐(0) 编辑
摘要:最近,因为需要,学习了AXI总线协议和DDR3相关的知识,花了很多的时间去找各种相关的资料,深刻明白查资料的不容易,这里将所学到的东西做一个总结,同时给需要的人提供一些便利,有问题的欢迎一起讨论学习、共同进步。 1 AXI总线 首先来说一下有关AXI总线的知识,刚开始听到AXI的时候,因为不太了解的 阅读全文
posted @ 2024-10-25 14:26 ppqppl 阅读(167) 评论(0) 推荐(0) 编辑
摘要:DDR协议基础进阶(四)DDR协议命令波形时序一——(ACT、Read、Write) 一、DDR 命令真值表 DDR的Command命令由CKE、CS#、RAS#、CAS#、WE#信号组成,这几个信号进行不同的搭配组合会形成不同的Command命令模式;(RAS: Row Address Strob 阅读全文
posted @ 2024-08-19 14:09 ppqppl 阅读(852) 评论(0) 推荐(0) 编辑
摘要:DDR3 MIG IP核解决方案 信号方向描述app_addr [ADDR_WIDTH - 1:0]输入该输入指示当前请求的地址。app_cmd [2:0]输入该输入选择当前请求的命令。app_en输入这是app_addr [],app_cmd [2:0],app_sz和app_hi_pri输入的高 阅读全文
posted @ 2024-04-25 10:14 ppqppl 阅读(272) 评论(0) 推荐(0) 编辑
摘要:DDR协议基础进阶(三)——(基本功能、初始化、MR寄存器) 一、DDR基本功能 DDR基本功能主要包括: 8-bit prefetch预取——8-bit,是指8位数据,即8倍芯片位宽的数据。由于DDR内部数据传输是32bit,外部pin口DQ位宽4bit(存储单元数据位宽),在发起读数据(写同理) 阅读全文
posted @ 2024-02-23 11:08 ppqppl 阅读(3780) 评论(0) 推荐(0) 编辑
摘要:DDR协议基础进阶(二)——(Pinout信号组成、地址关系) 一、DDR的信号分析 DDR在完整的PC端或移动电子消费端中属于芯片的外挂组件,其引脚信号按照功能可以分为6大类:前3类为时钟信号、地址及控制信号、数据信号;后3类为电源信号、接地信号、配置信号。 下面以DDR3为例,其具体的信号信息如 阅读全文
posted @ 2024-02-23 10:57 ppqppl 阅读(1578) 评论(0) 推荐(0) 编辑
摘要:DDR 基础介绍 (一)——(演进、构成、存储原理) 我们常说的DDR,亦即DDR SDRAM,指的是PC端或者消费电子(手机,平板)中的内存,是 “Double Data Rate Synchronous Dynamic Random Access Memory”(双数据率同步动态随机存储器)的简 阅读全文
posted @ 2024-01-19 10:01 ppqppl 阅读(2554) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示