04 2024 档案
摘要:FPGA实现AXI4总线的读写_如何写axi4逻辑 一、AXI4 接口描述 通道信号源信号描述全局信号aclk主机全局时钟aresetn主机全局复位,低有效写通道地址与控制信号通道M_AXI_WR_awid[3:0]主机写地址ID,用来标志一组写信号M_AXI_WR_awaddr[31:0]主机写地
阅读全文
摘要:AXI4协议学习:架构、信号定义、工作时序和握手机制 UG1037 不是 _高级微控制器总线结构(advanced micro controller bus architecture,AMBA)ARM AXI4规范_的替代品,而是说明: 可用于创建基于AXI的IP的Xilinx工具。 被Xilinx
阅读全文
摘要:DDR3 MIG IP核解决方案 信号方向描述app_addr [ADDR_WIDTH - 1:0]输入该输入指示当前请求的地址。app_cmd [2:0]输入该输入选择当前请求的命令。app_en输入这是app_addr [],app_cmd [2:0],app_sz和app_hi_pri输入的高
阅读全文
摘要:RISC-V CVA6 在 Linux 下相关环境下载与安装 所需环境与源码下载 CVA6 源码下载 首先,我们可以直接从 GitHub 一次性拉取所有源码: git clone --recursive https://github.com/openhwgroup/cva6.git 如果这里遇到网络
阅读全文
摘要:Arch 搭建 qemu riscv64 虚拟机 由于 u-boot 已经存在与 AUR 中,所以这里直接采用 Arch 对虚拟机进行搭建,或者我们可以将需要的环境拷贝到任意系统中运行也可以 这里我采用 docker 的方式进行运行,已经搭载好环境的 docker 放在了 docker hub 上,
阅读全文
摘要:设计咨询MIG 7系列DDR3 / DDR2 – 使用XADC模块进行温度监控器校准,增加到v1.7中的所有DDR3 / DDR2设计(ISE 14.3 / Vivado 2012.3) 描述 从ISE 14.3 / Vivado 2012.3设计工具发布的MIG v1.7开始,DDR3,DDR3L
阅读全文
摘要:Makefile入门(超详细一文读懂) 1、Makefile编译过程 Makefile文件中的命令有一定规范,一旦该文件编写好以后在Linux命令行中执行一条make命令即可自动编译整个工程。不同厂家的make可能会稍有不同,并且语法上也有区别,不过基本思想都差不多,主要还是落在目标依赖上,最广泛使
阅读全文