摘要: 博客搬家通知 由于博客访问量的问题,现将 博客园 中的博客搬家到 CSDN 中,以后会在 博客园 和 CSDN 中同步更新: 博客园 博客地址:https://www.cnblogs.com/ppqppl/ CSDN 博客地址:https://blog.csdn.net/m0_59161987?ty 阅读全文
posted @ 2022-12-24 13:26 ppqppl 阅读(128) 评论(0) 推荐(0) 编辑
摘要: 在之前的内容里,讲述了AXI和DDR3的基本知识,也做了一个用AXI IP核读写BRAM的测试实验。接下来,我们就将这些部分结合在一起,做一个用AXI IP核对DDR3进行读写测试的实验。因为DDR3的时序比较复杂,所以我们一般都会使用Xilinx官方提供的MIG IP核来控制DDR3,上一节简介了 阅读全文
posted @ 2024-10-25 14:30 ppqppl 阅读(128) 评论(0) 推荐(0) 编辑
摘要: 在读写DDR3之前,需要了解DDR3的相关知识,而如果一开始就直接看DDR3的话,我们极有可能会感觉到一头雾水,不知道从哪下手,接下来,我们便从SDRAM一步步到DDR3,分步去学习相关的知识。 1 SDRAM简介 从某种意义上来讲,SDRAM是现在内存的最初代产品,现在的DDR4包括DDR5都起源 阅读全文
posted @ 2024-10-25 14:29 ppqppl 阅读(151) 评论(0) 推荐(0) 编辑
摘要: 上篇文章主要讲了一些关于AXI的知识,有了这些理论,让我们进行一些简单的实验测试,加深对AXI协议的理解。本次实验使用的平台是VIVADO2019.1。 1. 首先创建一个工程,名称和路径自己决定。 2.然后按照图中所示,点击新建和打包一个新IP核。 3.点击NEXT 4.选择一个带AXI4接口的I 阅读全文
posted @ 2024-10-25 14:28 ppqppl 阅读(73) 评论(0) 推荐(0) 编辑
摘要: 最近,因为需要,学习了AXI总线协议和DDR3相关的知识,花了很多的时间去找各种相关的资料,深刻明白查资料的不容易,这里将所学到的东西做一个总结,同时给需要的人提供一些便利,有问题的欢迎一起讨论学习、共同进步。 1 AXI总线 首先来说一下有关AXI总线的知识,刚开始听到AXI的时候,因为不太了解的 阅读全文
posted @ 2024-10-25 14:26 ppqppl 阅读(24) 评论(0) 推荐(0) 编辑
摘要: 解决目前Docker Hub国内无法访问方法汇总 配置镜像 sudo mkdir -p /etc/docker sudo tee /etc/docker/daemon.json <<-'EOF' { "registry-mirrors": [ "https://docker.m.daocloud.i 阅读全文
posted @ 2024-10-24 16:10 ppqppl 阅读(2750) 评论(0) 推荐(1) 编辑
摘要: Linux 换源 —— Ubuntu 这里以清华源为例,其他镜像源同理: 首先进入清华源官网:清华大学开源软件镜像站 找到如下位置: 点击问号进入,可以看到 Ubuntu 的镜像源: 这里镜像源存储的文件分为几种格式,需要根据自己的系统版本去对应,我们使用的版本是 20.04.6,采用的是传统格式, 阅读全文
posted @ 2024-10-14 15:13 ppqppl 阅读(62) 评论(0) 推荐(0) 编辑
摘要: Linux 配置 ssh —— ubuntu 设置 ip 这里我们选择使用系统 DHCP 自动分配的 IP,有些教程推荐使用自定义 IP,但是这样我们就没法上网,所有这里采用自定义 IP 即可 安装并启动 ssh 首先需要安装 ssh: sudo apt-get install openssh-se 阅读全文
posted @ 2024-10-14 13:38 ppqppl 阅读(8) 评论(0) 推荐(0) 编辑
摘要: STM32 —— TIM(基本定时器)详解_stm32的tim 一、定时器简介 STM32F1 系列中,除了互联型的产品,共有 8 个定时器,分为基本定时器,通用定时器和高级定时器。基本定时器 TIM6 和 TIM7 是一个 16 位的只能向上计数的定时器,只能定时,没有外部 IO。通用定时器 TI 阅读全文
posted @ 2024-08-20 22:26 ppqppl 阅读(114) 评论(0) 推荐(0) 编辑
摘要: DDR协议基础进阶(四)DDR协议命令波形时序一——(ACT、Read、Write) 一、DDR 命令真值表 DDR的Command命令由CKE、CS#、RAS#、CAS#、WE#信号组成,这几个信号进行不同的搭配组合会形成不同的Command命令模式;(RAS: Row Address Strob 阅读全文
posted @ 2024-08-19 14:09 ppqppl 阅读(354) 评论(0) 推荐(0) 编辑
摘要: FPGA实现AXI4总线的读写_如何写axi4逻辑 一、AXI4 接口描述 通道信号源信号描述全局信号aclk主机全局时钟aresetn主机全局复位,低有效写通道地址与控制信号通道M_AXI_WR_awid[3:0]主机写地址ID,用来标志一组写信号M_AXI_WR_awaddr[31:0]主机写地 阅读全文
posted @ 2024-04-25 13:52 ppqppl 阅读(150) 评论(0) 推荐(0) 编辑