如何提高电路频率性能？（如何让电路跑快些？）
A电路能跑200M，B电路能跑500M，C电路能跑1G，为什么会有这样的差别?我们要想提高一个电路的频率性能，该怎么做?
通常设计的电路：
150MHZ：富裕时间变窄
什么时候是电路能跑到的最大频率？
Tmin = Tco + Tdata + Tus
什么是关键路径：电路中延时最长的路径。
【新提醒】05 时序约束设计基础及专题分享明德扬论坛 - Powered by Discuz! (fpgabbs.cn)
01 时序约束步骤 [002900000270]_哔哩哔哩_bilibili
建立时间 Set time
保持时间Hold time
保持时间的检查实在建立时间检查的上一个时钟上升沿；
保持时间与时钟周期无关，因此设计的电路工作的能有多快一般不从保持时间出发考虑，而从建立时间考虑Set time；
quesition：为什么保持时间进行时序分析的时候考虑的电路延时是最小值？
①、对于一个电路来说时钟网络的差值是很小的
②、由于工艺库固定，因此触发器内部的延时 Tck2q、保持时间的延时 Thold都是定值。
因此为了让不等式成立，所以调控组合逻辑 Tdp 的延时值。当组合逻辑延时最小的时候，如果不等式任然成立，那么不等式恒成立。
题目：
(14条消息) IC/FPGA笔试/面试题分析（七）建立时间和保持时间类型考题汇总分析_建立时间裕量例题_李锐博恩的博客-CSDN博客
(14条消息) 芯动力——硬件加速设计方法学习笔记（第五章）静态时序分析_静态时序分析 芯动力__lalla的博客-CSDN博客
