摘要：
比如你是一个开发人员你写好了一个module_A，之后同时竞争对手也是朋友的公司B写好了一个module_B想把你的module_A加进来连仿FPGA验证但是你担心自己的知识产权问题，所以你不想给rtl，但是连仿确实很有吸引力，你该怎么做呢，好来看看ISE怎么帮你Step 1:建立ISE工程，source选择HDL，选择FPGA类型Step 2:在建立好的工程中加入rtl代码Step 3:更改ISE设定，选择Synthesize-XST的Process properties，在选项里面把IO buffers和bufg都设置成不要加入Step 4:Synthesize生成netlist，就是ng 阅读全文
