关于rtl的保密性FPGA联合验证

比如你是一个开发人员

你写好了一个module_A，之后同时竞争对手也是朋友的公司B写好了一个module_B想把你的module_A加进来连仿FPGA验证

但是你担心自己的知识产权问题，所以你不想给rtl，但是连仿确实很有吸引力，你该怎么做呢，好来看看ISE怎么帮你

Step 1:建立ISE工程，source选择HDL，选择FPGA类型

Step 2:在建立好的工程中加入rtl代码

Step 3:更改ISE设定，选择Synthesize-XST的Process properties，在选项里面把IO buffers和bufg都设置成不要加入

Step 4:Synthesize生成netlist，就是ngc文件

Step 5:把你的module_A.v里面除了input/output声明，module声明外的所有logic代码都删掉，和你生成的ngc文件放在一个文件夹里面

Step 6:把这个包含空的module_A.v 和ngc文件的文件夹提供给B公司来进行一起的FPGA验证就好了

Step 7:对，就是用这个文件夹里的文件进行synplify的综合和ISE的par就ok了

如果对方能破解ngc文件，那。。。厉害，这真没办法了

但是一般还是起到了不错的保密性，ok至此~