电容退耦原理分享

本文转自：http://www.qiyeku.com/xinwen/106161.html

 

1、应用于电源电路，实现旁路、去藕、滤波和储能方面电容的作用，下面分类详述之：
1）滤波
滤波是电容的作用中很重要的一部分。几乎所有的电源电路中都会用到。从理论上（即假设
电容为纯电容）说，电容越大，阻抗越小，通过的频率也越高。但实际上超过1uF 的电容
大多为电解电容，有很大的电感成份，所以频率高后反而阻抗会增大。有时会看到有一个电
容量较大电解电容并联了一个小电容，这时大电容通低频，小电容通高频。电容的作用就是
通高阻低，通高频阻低频。电容越大低频越容易通过，电容越大高频越容易通过。具体用在
滤波中,大电容(1000uF)滤低频，小电容(20pF)滤高频。
曾有网友将滤波电容 比作“水塘”。由于电容的两端电压不会突变，由此可知，信号频率越
高则衰减越大，可很形象的说电容像个水塘，不会因几滴水的加入或蒸发而引起水量的变化。
它把电压的变动转化为电流的变化，频率越高，峰值电流就越大，从而缓冲了电压。滤波就
是充电，放电的过程。
2）旁路
旁路电容是为本地器件提供能量的储能器件，它能使稳压器的输出均匀化，降低负载需求。
就像小型可充电电池一样，旁路电容能够被充电，并向器件进行放 电。为尽量减少阻抗，
旁路电容要尽量靠近负载器件的供电电源管脚和地管脚。这能够很好地防止输入值过大而导
致的地电位抬高和噪声。地弹是地连接处在通过大 电流毛刺时的电压降。
3）去藕
去藕，又称解藕。从电路来说，总是可以区分为驱动的源和被驱动的负载。如果负载电容比
较大，驱动电路要把电容充电、放电，才能完成信号的跳变，在上 升沿比较陡峭的时候，
电流比较大，这样驱动的电流就会吸收很大的电源电流，由于电路中的电感，电阻（特别是
芯片管脚上的电感，会产生反弹），这种电流相对 于正常情况来说实际上就是一种噪声，会
影响前级的正常工作。这就是耦合。去藕电容就是起到一个电池的作用，满足驱动电路电流
的变化，避免相互间的耦合干扰。将旁路电容和去藕电容结合起来将更容易理解。旁路电容
实际也是去藕合的，只是旁路电容一般是指高频旁路，也就是给高频的开关噪声提高一条低
阻抗泄防 途径。高频旁路电容一般比较小，根据谐振频率一般是0.1u，0.01u等，而去耦合
电容一般比较大，是10uF 或者更大，依据电路中分布参数，以及驱动 电流的变化大小来

确定。旁路是把输入信号中的干扰作为滤除对象，而去耦是把输出信号的干扰作为滤除对象，
防止干扰信号返回电源。这应该是他们的本质区别。
4）储能
储能型电容器通过整流器收集电荷，并将存储的能量通过变换器引线传送至电源的输出端。
电压额定值为40～450VDC、电容值在220～150 000uF之间的铝电解电容器（如EPCOS公
司的B43504 或B43505）是较为常用的。根据不同的电源要求，器件有时会采用串联、并
联或其组合的形式， 对于功率级超过10KW的电源，通常采用体积较大的罐形螺旋端子电
容器。
2、应用于信号电路，主要完成耦合、振荡/同步及时间常数的作用：
1）耦合
举个例子来讲，晶体管放大器发射极有一个自给偏压电阻，它同时又使信号产生压降反馈到
输入端形成了输入输出信号耦合，这个电阻就是产生了耦合的元件，如果在这个电阻两端并
联一个电容，由于适当容量的电容器对交流信号较小的阻抗,这样就减小了电阻产生的耦合
效应，故称此电容为去耦电容。
2）振荡/同步
包括RC、LC 振荡器及晶体的负载电容都属于这一范畴。
3）时间常数
这就是常见的 R、C 串联构成的积分电路。当输入信号电压加在输入端时，电容（C）上的
电压逐渐上升。而其充电电流则随着电压的上升而减小。电流通过电阻（R）、电容（C）的
特性通过下面的公式描述：
i = (V/R)e-(t/CR)
------------------------------
我们知道了电容的作用以后下面来谈谈电容在使用中的注意事项
A. 什么是好电容。
1.电容容量越大越好。
很多人在电容的替换中往往爱用大容量的电容。我们知道虽然电容越大，为IC 提供的
电流补偿的能力越强。且不说电容容量的增大带来的体积变大，增加成本的同时还影响空气
流动和散热。关键在于电容上存在寄生电感，电容放电回路会在某个频点上发生谐振。在谐
振点，电容的阻抗小。因此放电回路的阻抗最小，补充能量的效果也最好。但当频率超过谐
振点时，放电回路的阻抗开始增加，电容提供电流能力便开始下降。电容的容值越大，谐振
频率越低，电容能有效补偿电流的频率范围也越小。从保证电容提供高频电流的能力的角度
来说，电容越大越好的观点是错误的，一般的电路设计中都有一个参考值的。
2.同样容量的电容，并联越多的小电容越好
耐压值、耐温值、容值、ESR(等效电阻)等是电容的几个重要参数，对于ESR 自然是越

低越好。ESR与电容的容量、频率、电压、温度等都有关系。当电压固定时候，容量越大，
ESR 越低。在板卡设计中采用多个小电容并连多是出与PCB 空间的限制，这样有的人就认
为，越多的并联小电阻，ESR 越低，效果越好。理论上是如此，但是要考虑到电容接脚焊
点的阻抗，采用多个小电容并联，效果并不一定突出。
3.ESR越低，效果越好。
结合我们上面的提高的供电电路来说，对于输入电容来说，输入电容的容量要大一点。
相对容量的要求，对ESR 的要求可以适当的降低。因为输入电容主要是耐压，其次是吸收
MOSFET 的开关脉冲。对于输出电容来说，耐压的要求和容量可以适当的降低一点。ESR
的要求则高一点，因为这里要保证的是足够的电流通过量。但这里要注意的是ESR 并不是
越低越好，低ESR 电容会引起开关电路振荡。而消振电路复杂同时会导致成本的增加。板
卡设计中，这里一般有一个参考值，此作为元件选用参数，避免消振电路而导致成本的增加。
4.好电容代表着高品质。
“唯电容论”曾经盛极一时，一些厂商和媒体也刻意的把这个事情做成一个卖点。在板卡
设计中，电路设计水平是关键。和有的厂商可以用两相供电做出比一些厂商采用四相供电更
稳定的产品一样，一味的采用高价电容，不一定能做出好产品。衡量一个产品，一定要全方
位多角度的去考虑，切不可把电容的作用有意无意的夸大。
B. 电容爆浆之面面谈
爆浆的种类：
分两类，输入电容爆浆和输出电容爆浆。
对于输入电容来说，就是我是说的C1，C1 对由电源接收到的电流进行过滤。输入电容
爆浆和电源输入电流的品质有关。过多的毛刺电压，峰值电压过高，电流不稳定等都使电容
过于充放电过于频繁，长时间处于这类工作环境下的电容，内部温度升高很快。超过泄爆口
的承受极限就会发生爆浆。
对于输出电容来说，就我说的C2，对经电源模块调整后的电流进行滤波。此处电流经
过一次过滤，比较平稳，发生爆浆的可能性相对来说小了不少。但如果环境温度过高，电容
同样容易发生爆浆。爆，报也。采用垃圾东西自然要爆，报应啊。欲知过去因者，见其现在
果；欲知未来果者，见其现在因。
电解电容爆浆的原因：
电容爆浆的原因有很多，比如电流大于允许的稳波电流、使用电压超出工作电压、逆向
电压、频繁的充放电等。但是最直接的原因就是高温。我们知道电容有一个重要的参数就是
耐温值，指的就是电容内部电解液的沸点。当电容的内部温度达到电解液的沸点时，电解液
开始沸腾，电容内部的压力升高，当压力超过泄爆口的承受极限就发生了爆浆。所以说温度
是导致电容爆浆的直接原因。电容设计使用寿命大约为2 万小时，受环境温度的影响也很大。
电容的使用寿命随温度的增加而减小，实验证明环境温度每升高10℃，电容的寿命就会减
半。主要原因就是温度加速化学反应而使介质随时间退化失效，这样电容寿命终结。为了保
证电容的稳定性，电容在插板前要经过长时间的高温环境的测试。即使是在100℃，高品质
的电容也可以工作几千个小时。同时，我们提到的电容的寿命是指电容在使用过程中，电容
容量不会超过标准范围变化的10%。电容寿命指的是电容容量的问题，而不是设计寿命到

达之后就发生爆浆。只是无法保证电容的设计的容量标准。
所以，短时期内，正常使用的板卡电容就发生爆浆的情况，这就是电容品质问题。另外，
不正常的使用情况也有可能发生电容爆浆的情况。比如热插拔电脑配件也会导致板卡局部电
路电流、电压的剧烈变化，从而引发电容使用故障。

 

 

 

 

 

 

 

采用电容退耦是解决电源噪声问题的主要方法。这种方法对提高瞬态电流的响应速度，降低电源分配系统的阻抗都非常有效。

对于电容退耦，很多资料中都有涉及，但是阐述的角度不同。有些是从局部电荷存储（即储能）的角度来说明，有 些是从电源分配系统的阻抗的角度来说明，还有些资料的说明更为混乱，一会提储能，一会提阻抗，因此很多人在看资料的时候感到有些迷惑。其实，这两种提法， 本质上是相同的，只不过看待问题的视角不同而已。为了让大家有个清楚的认识，本文分别介绍一下这两种解释。

4.1 从储能的角度来说明电容退耦原理。

在制作电路板时，通常会在负载芯片周围放置很多电容，这些电容就起到电源退耦作用。其原理可用图1说明。

 

图1 去耦电路

当负载电流不变时，其电流由稳压电源部分提供，即图中的I₀，方向如图所示。此时电容两端电压与负载两端电压一致，电流I_c为0，电容两端存储相当数量的电荷，其电荷数量和电容量有关。当负载瞬态电流发生变化时，由于负载芯片内部晶体管电平转换速度极快，必须在极短的时间内为负载芯片提供足够的电流。但是稳压电源无法很快响应负载电流的变化，因此，电流I₀不会马上满足负载瞬态电流要求，因此负载芯片电压会降低。但是由于电容电压与负载电压相同，因此电容两端存在电压变化。对于电容来说电压变化必然产生电流，此时电容对负载放电，电流I_c不再为0，为负载芯片提供电流。根据电容等式：

          （公式1）

只要电容量C足 够大，只需很小的电压变化，电容就可以提供足够大的电流，满足负载瞬态电流的要求。这样就保证了负载芯片电压的变化在容许的范围内。这里，相当于电容预先 存储了一部分电能，在负载需要的时候释放出来，即电容是储能元件。储能电容的存在使负载消耗的能量得到快速补充，因此保证了负载两端电压不至于有太大变 化，此时电容担负的是局部电源的角色。

从储能的角度来理解电源退耦，非常直观易懂，但是对电路设计帮助不大。从阻抗的角度理解电容退耦，能让我们设计电路时有章可循。实际上，在决定电源分配系统的去耦电容量的时候，用的就是阻抗的概念。

4.2 从阻抗的角度来理解退耦原理。

将图1中的负载芯片拿掉，如图2所示。从AB两点向左看过去，稳压电源以及电容退耦系统一起，可以看成一个复合的电源系统。这个电源系统的特点是：不论AB两点间负载瞬态电流如何变化，都能保证AB两点间的电压保持稳定，即AB两点间电压变化很小。

 

图片2 电源部分

我们可以用一个等效电源模型表示上面这个复合的电源系统，如图3

 

图3 等效电源

对于这个电路可写出如下等式：

         （公式2）

我们的最终设计目标是，不论AB两点间负载瞬态电流如何变化，都要保持AB两点间电压变化范围很小，根据公式2，这个要求等效于电源系统的阻抗Z要足够低。在图2中，我们是通过去耦电容来达到这一要求的，因此从等效的角度出发，可以说去耦电容降低了电源系统的阻抗。另一方面，从电路原理的角度来说，可得到同样结论。电容对于交流信号呈现低阻抗特性，因此加入电容，实际上也确实降低了电源系统的交流阻抗。

从阻抗的角度理解电容退耦，可以给我们设计电源分配系统带来极大的方便。实际上，电源分配系统设计的最根本的原则就是使阻抗最小。最有效的设计方法就是在这个原则指导下产生的。

 

正确使用电容进行电源退耦，必须了解实际电容的频率特性。理想电容器在实际中是不存在的，这就是为什么经常听到“电容不仅仅是电容”的原因。

实际的电容器总会存在一些寄生参数，这些寄生参数在低频时表现不明显，但是高频情况下，其重要性可能会超过容值本身。图4是实际电容器的SPICE模型，图中，ESR代表等效串联电阻，ESL代表等效串联电感或寄生电感，C为理想电容。

                                         图4 电容模型

等效串联电感（寄生电感）无法消除，只要存在引线，就会有寄生电 感。这从磁场能量变化的角度可以很容易理解，电流发生变化时，磁场能量发生变化，但是不可能发生能量跃变，表现出电感特性。寄生电感会延缓电容电流的变 化，电感越大，电容充放电阻抗就越大，反应时间就越长。等效串联电阻也不可消除的，很简单，因为制作电容的材料不是超导体。

讨论实际电容特性之前，首先介绍谐振的概念。对于图4的电容模型，其复阻抗为：

                             （公式3）

当频率很低时， 远小于 ，整个电容器表现为电容性，当频率很高时， 大于 ，

 

电容器此时表现为电感性，因此“高频时电容不再是电容”，而呈现为电感。当 时， ，此时容性阻抗矢量与感性阻抗之差为0， 电容的总阻抗最小，表现为纯电阻特性。该频率点就是电容的自谐振频率。自谐振频率点是区分电容是容性还是感性的分界点，高于谐振频率时，“电容不再是电 容”，因此退耦作用将下降。因此，实际电容器都有一定的工作频率范围，只有在其工作频率范围内，电容才具有很好的退耦作用，使用电容进行电源退耦时要特别 关注这一点。寄生电感（等效串联电感）是电容器在高于自谐振频率点之后退耦功能被消弱的根本原因。图5显示了一个实际的0805封装0.1uF陶瓷电容，其阻抗随频率变化的曲线。

 

 

图5 电容阻抗特性

电容的自谐振频率值和它的电容值及等效串联电感值有关，使用时可查看器件手册，了解该项参数，确定电容的有效频率范围。下面列出了AVX生产的陶瓷电容不同封装的各项参数值。

封装      ESL（nH）    ESR（欧姆）

0402      0.4           0.06

0603      0.5           0.098

0805      0.6           0.079

1206      1             0.12

1210      0.9           0.12

1812      1.4           0.203

2220      1.6           0.285

电容的等效串联电感和生产工艺和封装尺寸有关，同一个厂家的同种封装尺寸的电容，其等效串联电感基本相同。通常小封装的电容等效串联电感更低，宽体封装的电容比窄体封装的电容有更低的等效串联电感。

既然电容可以看成RLC串联电路，因此也会存在品质因数，即Q值，这也是在使用电容时的一个重要参数。

电路在谐振时容抗等于感抗，所以电容和电感上两端的电压有效值必然相等，电容上的电压有效值U_C=I*1/ωC=U/ωCR=QU，品质因数Q=1/ωCR，这里I是电路的总电流。电感上的电压有效值U_L=ωLI=ωL*U/R=QU，品质因数Q=ωL/R。因为：U_C=U_L 所以Q=1/ωCR=ωL/R。电容上的电压与外加信号电压U之比U_C/U=（I*1/ωC）/RI=1/ωCR=Q。电感上的电压与外加信号电压U之比U_L/U=ωLI/RI=ωL/R=Q。从上面分析可见，电路的品质因数越高，电感或电容上的电压比外加电压越高。

 

 

图6 Q值的影响

Q值影响电路的频率选择性。当电路处于谐振频率时，有最大的电流，偏离谐振频率时总电流减小。我们用I/I₀表示通过电容的电流与谐振电流的比值，即相对变化率。 表示频率偏离谐振频率程度。图6显示了I/I₀与 关系曲线。这里有三条曲线，对应三个不同的Q值，其中有Q1>Q2>Q3。从图中可看出当外加信号频率ω偏离电路的谐振频率ω0时，I/I₀均小于1。Q值越高在一定的频偏下电流下降得越快，其谐振曲线越尖锐。也就是说电路的选择性是由电路的品质因素Q所决定的，Q值越高选择性越好。

在电路板上会放置一些大的电容，通常是坦电容或电解电容。这类电容有很低的ESL，但是ESR很高，因此Q值很低，具有很宽的有效频率范围，非常适合板级电源滤波。

 

 

当电容安装到电路板上后，还会引入额外的寄生参数，从而引起谐振频率的偏移。充分理解电容的自谐振频率和安装谐振频率非常重要，在计算系统参数时，实际使用的是安装谐振频率，而不是自谐振频率，因为我们关注的是电容安装到电路板上之后的表现。

电容在电路板上的安装通常包括一小段从焊盘拉出的引出线，两个或 更多的过孔。我们知道，不论引线还是过孔都存在寄生电感。寄生电感是我们主要关注的重要参数，因为它对电容的特性影响最大。电容安装后，可以对其周围一小 片区域有效去耦，这涉及到去耦半径问题，本文后面还要详细讲述。现在我们考察这样一种情况，电容要对距离它2厘米处的一点去耦，这时寄生电感包括哪几部分。首先，电容自身存在寄生电感。从电容到达需要去耦区域的路径上包括焊盘、一小段引出线、过孔、2厘米长的电源及地平面，这几个部分都存在寄生电感。相比较而言，过孔的寄生电感较大。可以用公式近似计算一个过孔的寄生电感有多大。 公式为

 

其中：L是过孔的寄生电感，单位是nH。h为过孔的长度，和板厚有关，单位是英寸。d为过孔的直径，单位是英寸。下面就计算一个常见的过孔的寄生电感，看看有多大，以便有一个感性认识。设过孔的长度为63mil（对应电路板的厚度1.6毫米，这一厚度的电路板很常见），过孔直径8mil，根据上面公式得：

 

 

这一寄生电感比很多小封装电容自身的寄生电感要大，必须考虑它的影响。过孔的直径越大，寄生电感越小。过孔长度越长，电感越大。下面我们就以一个0805封装0.01uF电容为例，计算安装前后谐振频率的变化。参数如下：容值：C=0.01uF。电容自身等效串联电感：ESL=0.6 nH。安装后增加的寄生电感：Lmount=1.5nH。

电容的自谐振频率：

安装后的总寄生电感：0.6+1.5=2.1nH。注意，实际上安装一个电容至少要两个过孔，寄生电感是串联的，如果只用两个过孔，则过孔引入的寄生电感就有3nH。但是在电容的每一端都并联几个过孔，可以有效减小总的寄生电感量，这和安装方法有关。

安装后的谐振频率为：

 

可见，安装后电容的谐振频率发生了很大的偏移，使得小电容的高频去耦特性被消弱。在进行电路参数设计时，应以这个安装后的谐振频率计算，因为这才是电容在电路板上的实际表现。

安装电感对电容的去耦特性产生很大影响，应尽量减小。实际上，如何最大程度的减小安装后的寄生电感，是一个非常重要的问题

 

从电源系统的角度进行去耦设计

先插一句题外话，很多人在看资料时会有这样的困惑，有的资料上说 要对每个电源引脚加去耦电容，而另一些资料并不是按照每个电源引脚都加去偶电容来设计的，只是说在芯片周围放置多少电容，然后怎么放置，怎么打孔等等。那 么到底哪种说法及做法正确呢？我在刚接触电路设计的时候也有这样的困惑。其实，两种方法都是正确的，只不过处理问题的角度不同。看过本文后，你就彻底明白 了。

上一节讲了对引脚去耦的方法，这一节就来讲讲另一种方法，从电源系统的角度进行去耦设计。该方法本着这样一个原则：在感兴趣的频率范围内，使整个电源分配系统阻抗最低。其方法仍然是使用去耦电容。

电源去耦涉及到很多问题：总的电容量多大才能满足要求？如何确定这个值？选择那些电容值？放多少个电容？选什么材质的电容？电容如何安装到电路板上？电容放置距离有什么要求？下面分别介绍。

著名的Target Impedance（目标阻抗）

目标阻抗（Target Impedance）定义为：

                （公式4）

其中： 为要进行去耦的电源电压等级，常见的有5V、3.3V、1.8V、1.26V、1.2V等。 为允许的电压波动，在电源噪声余量一节中我们已经阐述过了，典型值为2.5%。 为负载芯片的最大瞬态电流变化量。

该定义可解释为：能满足负载最大瞬态电流供应，且电压变化不超过最大容许波动范围的情况下，电源系统自身阻抗的最大值。超过这一阻抗值，电源波动将超过容许范围。如果你对阻抗和电压波动的关系不清楚的话，请回顾“电容退耦的两种解释”一节。

对目标阻抗有两点需要说明：

1 目标阻抗是电源系统的瞬态阻抗，是对快速变化的电流表现出来的一种阻抗特性。

2 目 标阻抗和一定宽度的频段有关。在感兴趣的整个频率范围内，电源阻抗都不能超过这个值。阻抗是电阻、电感和电容共同作用的结果，因此必然与频率有关。感兴趣 的整个频率范围有多大？这和负载对瞬态电流的要求有关。顾名思义，瞬态电流是指在极短时间内电源必须提供的电流。如果把这个电流看做信号的话，相当于一个 阶跃信号，具有很宽的频谱，这一频谱范围就是我们感兴趣的频率范围。

如果暂时不理解上述两点，没关系，继续看完本文后面的部分，你就明白了。

需要多大的电容量

有两种方法确定所需的电容量。第一种方法利用电源驱动的负载计算电容量。这种方法没有考虑ESL及ESR的影响，因此很不精确，但是对理解电容量的选择有好处。第二种方法就是利用目标阻抗（Target Impedance）来计算总电容量，这是业界通用的方法，得到了广泛验证。你可以先用这种方法来计算，然后做局部微调，能达到很好的效果，如何进行局部微调，是一个更高级的话题。下面分别介绍两种方法。

 

方法一：利用电源驱动的负载计算电容量

设负载（容性）为30pF，要在2ns内从0V驱动到3.3V，瞬态电流为：

_{<!--[endif]-->}       （公式5）

如果共有36个这样的负载需要驱动，则瞬态电流为：36*49.5mA=1.782A。假设容许电压波动为：3.3*2.5%=82.5 mV，所需电容量为

C=I*dt/dv=1.782A*2ns/0.0825V=43.2nF

说明：所加的电容实际上作为抑制电压波纹的储能元件，该电容必须在2ns内为负载提供1.782A的电流，同时电压下降不能超过82.5 mV，因此电容值应根据82.5 mV来计算。记住：电容放电给负载提供电流，其本身电压也会下降，但是电压下降的量不能超过82.5 mV（容许的电压波纹）。这种计算没什么实际意义，之所以放在这里说一下，是为了让大家对去耦原理认识更深。

 

方法二：利用目标阻抗计算电容量（设计思想很严谨，要吃透）

为了清楚的说明电容量的计算方法，我们用一个例子。要去耦的电源为1.2V，容许电压波动为2.5%，最大瞬态电流600mA，

第一步：计算目标阻抗

第二步：确定稳压电源频率响应范围。

和具体使用的电源片子有关，通常在DC到几百kHz之间。这里设为DC到100kHz。在100kHz以下时，电源芯片能很好的对瞬态电流做出反应，高于100kHz时，表现为很高的阻抗，如果没有外加电容，电源波动将超过允许的2.5%。为了在高于100kHz时仍满足电压波动小于2.5%要求，应该加多大的电容？

第三步：计算bulk电容量

当频率处于电容自谐振点以下时，电容的阻抗可近似表示为：

频率f越高，阻抗越小，频率越低，阻抗越大。在感兴趣的频率范围内，电容的最大阻抗不能超过目标阻抗，因此使用100kHz计算（电容起作用的频率范围的最低频率，对应电容最高阻抗）。

第四步：计算bulk电容的最高有效频率

当频率处于电容自谐振点以上时，电容的阻抗可近似表示为：

频率f越高，阻抗越大，但阻抗不能超过目标阻抗。假设ESL为5nH，则最高有效频率为：。这样一个大的电容能够让我们把电源阻抗在100kHz到1.6MHz之间控制在目标阻抗之下。当频率高于1.6MHz时，还需要额外的电容来控制电源系统阻抗。

第五步：计算频率高于1.6MHz时所需电容

如果希望电源系统在500MHz以下时都能满足电压波动要求，就必须控制电容的寄生电感量。必须满足，所以有：

假设使用AVX公司的0402封装陶瓷电容，寄生电感约为0.4nH，加上安装到电路板上后过孔的寄生电感（本文后面有计算方法）假设为0.6nH，则总的寄生电感为1 nH。为了满足总电感不大于0.16 nH的要求，我们需要并联的电容个数为：1/0.016=62.5个，因此需要63个0402电容。

为了在1.6MHz时阻抗小于目标阻抗，需要电容量为：

因此每个电容的电容量为1.9894/63=0.0316 uF。

综上所述，对于这个系统，我们选择1个31.831 uF的大电容和63个0.0316 uF的小电容即可满足要求。

 

相同容值电容的并联

使用很多电容并联能有效地减小阻抗。63个0.0316 uF的小电容（每个电容ESL为1 nH）并联的效果相当于一个具有0.159 nH ESL的1.9908 uF电容。

 

 

图10 多个等值电容并联

单个电容及并联电容的阻抗特性如图10所示。并联后仍有相同的谐振频率，但是并联电容在每一个频率点上的阻抗都小于单个电容。

但是，从图中我们看到，阻抗曲线呈V字型，随着频率偏离谐振点，其阻抗仍然上升的很快。要在很宽的频率范围内满足目标阻抗要求，需要并联大量的同值电容。这不是一种好的方法，造成极大地浪费。有些人喜欢在电路板上放置很多0.1uF电容，如果你设计的电路工作频率很高，信号变化很快，那就不要这样做，最好使用不同容值的组合来构成相对平坦的阻抗曲线。

不同容值电容的并联与反谐振（Anti-Resonance）

容值不同的电容具有不同的谐振点。图11画出了两个电容阻抗随频率变化的曲线。

 

 

左边谐振点之前，两个电容都呈容性，右边谐振点后，两个电容都呈感性。在两个谐振点之间，阻抗曲线交叉，在交叉点处，左边曲线代表的电容呈感性，而右边曲线代表的电容呈容性，此时相当于LC并联电路。对于LC并联电路来说，当L和C上的电抗相等时，发生并联谐振。因此，两条曲线的交叉点处会发生并联谐振，这就是反谐振效应，该频率点为反谐振点。

  

图12 不同容值电容并联后阻抗曲线

两个容值不同的电容并联后，阻抗曲线如图12所示。从图12中我们可以得出两个结论：

a 不同容值的电容并联，其阻抗特性曲线的底部要比图10阻抗曲线的底部平坦得多（虽然存在反谐振点，有一个阻抗尖峰），因而能更有效地在很宽的频率范围内减小阻抗。

b 在反谐振（Anti-Resonance）点处，并联电容的阻抗值无限大，高于两个电容任何一个单独作用时的阻抗。并联谐振或反谐振现象是使用并联去耦方法的不足之处。

在并联电容去耦的电路中，虽然大多数频率值的噪声或信号都能在电源系统中找到低阻抗回流路径，但是对于那些频率值接近反谐振点的，由于电源系统表现出的高阻抗，使得这部分噪声或信号能量无法在电源分配系统中找到回流路径，最终会从PCB上发射出去（空气也是一种介质，波阻抗只有几百欧姆），从而在反谐振频率点处产生严重的EMI问题。因此，并联电容去耦的电源分配系统一个重要的问题就是：合理的选择电容，尽可能的压低反谐振点处的阻抗。

ESR对反谐振（Anti-Resonance）的影响

Anti-Resonance 给电源去耦带来麻烦，但幸运的是，实际情况不会像图12显示的那么糟糕。

实际电容除了LC之外，还存在等效串联电阻ESR。

因此，反谐振点处的阻抗也不会是无限大的。实际上，可以通过计算得到反谐振点处的阻抗为

其中，X为反谐振点处单个电容的阻抗虚部（均相等）。

 

怎样合理选择电容组合

前面我们提到过，瞬态电流的变化相当于阶跃信号，具有很宽的频谱。因而，要对这一电流需求补偿，就必须在很宽的频率范围内提供足够低的 电源阻抗。但是，不同电容的有效频率范围不同，这和电容的谐振频率有关（严格来说应该是安装后的谐振频率），有效频率范围（电容能提供足够低阻抗的频率范 围）是谐振点附近一小段频率。因此要在很宽的频率范围内提供足够低的电源阻抗，就需要很多不同电容的组合。

你可能会说，只用一个容值，只要并联电容数量足够多，也能达到同样低的阻抗。的确如此，但是在实际应用中你可以算一下，多数时候，所需要的电容数量很大。真要这样做的话，可能你的电路板上密密麻麻的全是电容。既不专业，也没必要。

选择电容组合，要考虑的问题很多，比如选什么封装、什么材质、多大的容值、容值的间隔多大、主时钟频率及其各次谐波频率是多少、信号上升时间等等，这需要根据具体的设计来专门设计。

通常，用钽电容或电解电容来进行板级低频段去耦。电容量的计算方法前面讲过了，需要提醒一点的是，最好用几个或多个电容并联以减小等效串联电感。这两种电容的Q值很低，频率选择性不强，非常适合板级滤波。

高频小电容的选择有些麻烦，需要分频段计算。可以把需要去耦的频率范围分成几段，每一段单独计算，用多个相同容值电容并联达到阻抗要求，不同频段选择的不同的电容值。但这种方法中，频率段的划分要根据计算的结果不断调整。

一般划分3到4个频段就可以了，这样需要3到4个容值等级。实际上，选择的容值等级越多，阻抗特性越平坦，但是没必要用非常多的容值等级，阻抗的平坦当然好，但是我们的最终目标是总阻抗小于目标阻抗，只要能满足这个要求就行。

在某个等级中到底选择那个容值，还要看系统时钟频率。前面讲过，电容的并联存在反谐振，设计时要注意，尽量不要让时钟频率的各次谐波落在反谐振频率附近。比如在零点几微法等级上选择0.47、0.22、0.1还是其他值，要计算以下安装后的谐振频率再来定。

还有一点要注意，容值的等级不要超过10倍。比如你可以选类似0.1、0.01 、0.001这样的组合。因为这样可以有效控制反谐振点阻抗的幅度，间隔太大，会使反谐振点阻抗很大。当然这不是绝对的，最好用软件看一下，最终目标是反谐振点阻抗能满足要求。

高频小电容的选择，要想得到最优组合，是一个反复迭代寻找最优解的过程。最好的办法就是先粗略计算一下大致的组合，然后用电源完整性仿 真软件做仿真，再做局部调整，能满足目标阻抗要求即可，这样直观方便，而且控制反谐振点比较容易。而且可以把电源平面的电容也加进来，联合设计。

图13是一个电容组合的例子。这个组合中使用的电容为：2个680uF钽电容，7个2.2uF陶瓷电容（0805封装），13个0.22uF陶瓷电容（0603封装），26个0.022uF陶瓷电容（0402封装）。图中，上部平坦的曲线是680uF电容的阻抗曲线，其他三个容值的曲线为图中的三个V字型曲线，从左到右一次为2.2uF、0.22uF、0.022uF。总的阻抗曲线为图中底部的粗包络线。

这个组合实现了在500kHz到150MHz范围内保持电源阻抗在33毫欧以下。到500MHz频率点处，阻抗上升到110毫欧。从图中可见，反谐振点的阻抗控制得很低。

 

 

图13 设计实例

小电容的介质一般常规设计中都选则陶瓷电容。NP0介质电容的ESR要低得多，对于有更严格阻抗控制的局部可以使用，但是注意这种电容的Q值很高，可能引起严重的高频振铃，使用时要注意。

封装的选择，只要加工能力允许，当然越小越好，这样可以得到更低的ESL，也可以留出更多的布线空间。但不同封装，电容谐振频率点不同，容值范围也不同，可能影响到最终的电容数量。因此，电容封装尺寸、容值要联合考虑。总之最终目标是，用最少的电容达到目标阻抗要求，减轻安装和布线的压力。

 

 

 

 

现代工艺生产的贴片电容，等效串联阻抗很低，因此就有办法控制电容并联去耦时反谐振点处的阻抗。

等效串联电阻ESR使整个电源分配系统的阻抗特性趋于平坦。

 

电容的去耦半径

电容去耦的一个重要问题是电容的去耦半径。大多数资料中都会提到电容摆放要尽量靠近芯片，多数资料都是从减小回路电感的角度来谈这个摆 放距离问题。确实，减小电感是一个重要原因，但是还有一个重要的原因大多数资料都没有提及，那就是电容去耦半径问题。如果电容摆放离芯片过远，超出了它的 去耦半径，电容将失去它的去耦的作用。

理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区 域内产生电压扰动，电容要补偿这一电流（或电压），就必须先感知到这个电压扰动。信号在介质中传播需要一定的时间，因此从发生局部电压扰动到电容感知到这 一扰动之间有一个时间延迟。同样，电容的补偿电流到达扰动区也需要一个延迟。因此必然造成噪声源和电容补偿电流之间的相位上的不一致。

特定的电容，对与它自谐振频率相同的噪声补偿效果最好，我们以这个频率来衡量这种相位关系。设自谐振频率为f，对应波长为偿电流表达式可写为：

 

其中，A是电流幅度，R为需要补偿的区域到电容的距离，C为信号传播速度。

当扰动区到电容的距离达到时，补偿电流的相位为，和噪声源相位刚好差180度，即完全反相。此时补偿电流不再起作用，去耦作用失效，补偿的能量无法及时送达。为了能有效传递补偿能量，应使噪声源和补偿电流的相位差尽可能的小，最好是同相位的。距离越近，相位差越小，补偿能量传递越多，如果距离为0，则补偿能量百分之百传递到扰动区。这就要求噪声源距离电容尽可能的近，要远小于。实际应用中，这一距离最好控制在_{<!--[endif]-->}之间，这是一个经验数据。

例如：0.001uF陶瓷电容，如果安装到电路板上后总的寄生电感为1.6nH，那么其安装后的谐振频率为125.8MHz，谐振周期为7.95ps。假设信号在电路板上的传播速度为166ps/inch，则波长为47.9英寸。电容去耦半径为47.9/50=0.958英寸，大约等于2.4厘米。

本例中的电容只能对它周围2.4厘米范围内的电源噪声进行补偿，即它的去耦半径2.4厘米。 不同的电容，谐振频率不同，去耦半径也不同。对于大电容，因为其谐振频率很低，对应的波长非常长，因而去耦半径很大，这也是为什么我们不太关注大电容在电 路板上放置位置的原因。对于小电容，因去耦半径很小，应尽可能的靠近需要去耦的芯片，这正是大多数资料上都会反复强调的，小电容要尽可能近的靠近芯片放 置。

电容的安装方法

电容的摆放

对于电容的安装，首先要提到的就是安装距离。容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最靠近芯片的位置。容值稍大些的可以距离稍远，最外层放置容值最大的。但是，所有对该芯片去耦的电容都尽量靠近芯片。下面的图14就是一个摆放位置的例子。本例中的电容等级大致遵循10倍等级关系。

 

图14 电容摆放位置示例

还有一点要注意，在放置时，最好均匀分布在芯片的四周，对每一个容值等级都要这样。通常芯片在设计的时候就考虑到了电源和地引脚的排列位置，一般都是均匀分布在芯片的四个边上的。因此，电压扰动在芯片的四周都存在，去耦也必须对整个芯片所在区域均匀去耦。如果把上图中的680pF电容都放在芯片的上部，由于存在去耦半径问题，那么就不能对芯片下部的电压扰动很好的去耦。

 

电容的安装

在安装电容时，要从焊盘拉出一小段引出线，然后通过过孔和电源平面连接，接地端也是同样。这样流经电容的电流回路为：电源平面->过孔->引出线->焊盘->电容->焊盘->引出线->过孔->地平面，图15直观的显示了电流的回流路径。

 

图15 流经电容的电流回路

放置过孔的基本原则就是让这一环路面积最小，进而使总的寄生电感最小。图16显示了几种过孔放置方法。

 

图16 高频电容过孔放置方法

第一种方法从焊盘引出很长的引出线然后连接过孔，这会引入很大的寄生电感，一定要避免这样做，这时最糟糕的安装方式。

第二种方法在焊盘的两个端点紧邻焊盘打孔，比第一种方法路面积小得多，寄生电感也较小，可以接受。

第三种在焊盘侧面打孔，进一步减小了回路面积，寄生电感比第二种更小，是比较好的方法。

第四种在焊盘两侧都打孔，和第三种方法相比，相当于电容每一端都是通过过孔的并联接入电源平面和地平面，比第三种寄生电感更小，只要空间允许，尽量用这种方法。

最后一种方法在焊盘上直接打孔，寄生电感最小，但是焊接是可能会出现问题，是否使用要看加工能力和方式。

推荐使用第三种和第四种方法。

需要强调一点：有些工程师为了节省空间，有时让多个电容使用公共过孔。任何情况下都不要这样做。最好想办法优化电容组合的设计，减少电容数量。

由于印制线越宽，电感越小，从焊盘到过孔的引出线尽量加宽，如果可能，尽量和焊盘宽度相同。这样即使是0402封装的电容，你也可以使用20mil宽的引出线。引出线和过孔安装如图17所示，注意图中的各种尺寸。

图17 推荐的高频电容过孔放置方法

对于大尺寸的电容，比如板级滤波所用的钽电容，推荐用图18中的安装方法。

图18 低频大电容过孔放置

 

电源系统去耦设计要把引脚去耦和电源平面去耦结合使用已达到最优设计。时钟、PLL、DLL等 去耦设计要使用引脚去耦，必要时还要加滤波网络，模拟电源部分还要使用磁珠等进行滤波。针对具体应用选择退耦电容的方法也很流行，如在电路板上发现某个频 率的干扰较大，就要专门针对这一频率选择合适的电容，改进系统设计。总之，电源系统的设计和具体应用密切相关，不存在放之四海皆准的具体方案。关键是掌握 基本的设计方法，具体情况具体分析，才能很好的解决电源去耦问题。