摘要：
1 /* 2 * Copyright (c) 2009-2012 Xilinx, Inc. All rights reserved. 3 * 4 * Xilinx, Inc. 5 * XILINX IS PROVIDING THIS DESIGN, CODE, OR INFORMATION "AS IS" AS A 6 * COURTESY TO YOU. ... 阅读全文
摘要：
vivado保存debug波形 Vivado下debug后的波形通过图形化界面并不能保存抓取到波形，保存按钮只是保存波形配置，如果需要保存波形需要通过TCL命令来实现：write_hw_ila_data 0730_ila_1 [upload_hw_ila_data hw_ila_1]write_hw_ila_data 0730_ila_2 [upload_hw_ila_data hw_il... 阅读全文
摘要：
电脑不识别USB blaster，如下图：解决办法：手动更新http://zhidao.baidu.com/link?url=snVT__AsbtmQ4U5EBVN05Yrgv1TPv7AdVYekY7LZkGa0lZX3qIljJyAeu3xiEtVMQkSg4BGaIX9zHvJVtpknna Quartus II 安装完成后自带有USB-Blaster的驱动程序，因此不用再到网上去特意下载U... 阅读全文
摘要：
http://www.cnblogs.com/pejoicen 打开vivado工程后，发现右上角如下图所示： 重新编译这两个ip核后，对整个工程synthesis，工程报错 [Synth 8-729] Failed to open './.Xil/Vivado-4460-WIN-QGJR3VNA4 阅读全文
摘要：
vivado sdk生成elf文件出错：make: Interrupt/Exception caught (code = 0xc00000fd, addr = 0x4227d3) Might be a different reason, but this problem is apparently caused when the PATH variable contains parenthe... 阅读全文
摘要：
将FPGA代码和实际的数字电路对应起来。 always @ (negedge clk_ref_200) begin if(ddr3_init_done) //DDR3 没起来的时候，计数器开始计数。 ddr_init_cnt<=28'b0; else ddr_init_cnt<=ddr_init_cnt+1; //计数器 en... 阅读全文
摘要：
使用vivado2014.3时遇到了这种错误ERROR: [Labtools 27-2149] File E:/project/V7_PCIE/prj/PhasedProject/M_PcieGen3Dma_reducetest_add_debounce/M_PcieGen3Dma.runs/imp... 阅读全文
摘要：
测试方案 CAN0和CAN1相连，互相收发数据。连接方式如下图： 使用扩展模式CAN1发送数据CAN0接收数据。 使用标准模式CAN1发送数据CAN0接收数据。 使用EJTAG中bin文件夹内的can.c代码，使用callbin的方式测试CAN的收发。Can.c中CAN默认工作在扩展模式。当测试CAN的标准模式时需要对代码进行如下修改。 软件流程 设置控制器进入复位模式 检测到有复位请求后将中... 阅读全文
摘要：
参考文章：简单的I2C协议理解、http://blog.csdn.net/zmq5411/article/details/6085740 文中以EEPROM为例，且以master角度阐述。 一. 技术性能: 工作速率有100K和400K两种； 支持多机通讯； 支持多主控模块，但同一时刻只允许有一个主控； 由数据线SDA和时钟SCL构成的串行总线； ... 阅读全文
摘要：
想用下板子，却发现板子和USB转串口线都是母口，无耐只能自己用线将对应的管脚连起来。结果测试的时候发现，板子能发不能收。将板子串口的23连起来，回环正常。电脑USB转串口线上的23连起来也回环正常。怀疑是不是因为电平的关系，最后将引脚5连起来，果然收发正常。RS-232C接口定义(9芯)针脚 定义 ... 阅读全文