会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
PDF同学
Powered by
博客园
博客园
|
首页
|
新随笔
|
联系
|
订阅
|
管理
2017年9月10日
FPGA--关于是否将多个模块写在同一个源文件中的问题
摘要: 两种设计风格: ①经过在ISE编译器上测试,可以知道多个不同的模块(如上一随笔中脉动进位计数器、T触发器、D触发器)写在同一个源文件中编译能够通过。 ②同时,将每一个模块单独写成一个源文件放在同一个目录下也是可以的。 总结: 第②种设计方式是一种比较好的设计风格,这样可以增加程序的可移植性, 并且使
阅读全文
posted @ 2017-09-10 12:48 潘党飞
阅读(1654)
评论(0)
推荐(0)
编辑
FPGA--(verilog)一个完整工程的设计(包含设计块和激励块)及仿真
摘要: 1、 模块设计完成之后,我们需要检验功能的正确性,通过设计激励块来完成测试。(可以把激励块理解成一个新的设计块,但是又和原来的设计块存在联系) 将激励块和测试块分开设计是一种良好的设计风格。激励块一般称为测试台。可以使用不同的测试台对设计块进行全面测试。 2、激励块的设计有两种模式。 一种是将激励块
阅读全文
posted @ 2017-09-10 00:33 潘党飞
阅读(870)
评论(0)
推荐(0)
编辑