会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
PDF同学
Powered by
博客园
博客园
|
首页
|
新随笔
|
联系
|
订阅
|
管理
2018年1月9日
FPGA--I2C串行通信总线
摘要: 一、I2C总线基本介绍 I2C总线是PHLIPS公司推出的一种串行总线,是具备多主机系统所需的包括总线裁决和高低速器件同步功能的高性能串行总线。在多主机系统中,可能同时有几个主机企图启动总线传送数据。为了避免混乱,I2C总线要通过总线仲裁,以决定由哪一台主机控制总线。 I2C 标准速率为 100kb
阅读全文
posted @ 2018-01-09 15:31 潘党飞
阅读(1008)
评论(0)
推荐(0)
编辑
2017年10月28日
FPGA--串口通信基础知识
摘要: 首先,明确以下内容: 一、串口、并口、USB接口 1、串口叫做串行通信接口,它是指数据一位一位的顺序传输,最少只需要一根传输线即可完成,成本低但传输速度慢。串行通讯的距离可以从几米到几千米;根据信息的传送方向,串行通信可以进一步分为单工、半双工和全双工三种。串口的出现是在1980年前后,最初是用来连
阅读全文
posted @ 2017-10-28 13:34 潘党飞
阅读(7551)
评论(0)
推荐(0)
编辑
2017年10月14日
FPGA--数据传输方式:(并行通信和串行通信)、(同步和异步)、(单工、半双工、全双工)
摘要: 首先,必须搞清楚他们的分类和从属关系: 按数据传输的顺序可以分为串并行通信(传输)和串行通信(传输); 按数据传输的同步方式可分为同步传输和异步传输,而同步和异步同属于串行通信,是串行通信的两种基本形式!!! 按数据传输的流向和时间关系可以分为单工、半双工和全双工数据传输。 1、并行通信(传输)和串
阅读全文
posted @ 2017-10-14 01:56 潘党飞
阅读(6240)
评论(0)
推荐(0)
编辑
2017年10月13日
FPGA--ISE约束文件UCF语法举例说明
摘要: 1、普通管脚约束举例 ##NET rst_n LOC = L3 | IOSTANDARD = "LVCMOS33";//将rst_n连接到FPGA的L3管脚(最好是将rst_n写成“rst_n”,避免因为使用与约束关键字或设计环境保留字相同的信号名而 产生错误信息);IO管脚的电平约束CMOS电压3
阅读全文
posted @ 2017-10-13 21:51 潘党飞
阅读(3185)
评论(1)
推荐(0)
编辑
2017年9月30日
C语言--一维数组和多维数组数组名的含义
摘要: 一、一维数组 对于一维数组,我们很容易理解数组名和元素地址的关系,即数组名代表数组首地址,亦即第一个元素的地址。 如定义数组int a[9]={1,2,3,4,5,6,7,8,9},则由上面的说明可得 a=&a[0],*a=a[0]; a+1=&a[1],*(a+1)=a[1]; .........
阅读全文
posted @ 2017-09-30 17:56 潘党飞
阅读(4310)
评论(0)
推荐(0)
编辑
2017年9月16日
FPGA--modelsim仿真工具的破解
摘要: 1、先把modelsim安装到电脑上; 2、将解压的破解文件(MentorKG.exe和patch_dll.bat)复制到modelsim安装目录下的win64文件夹中; 3、进入安装目录下的win64文件夹找到mgls.dll、mgls64.dll两个文件,去掉只读属性; 4、运行patch_dl
阅读全文
posted @ 2017-09-16 18:40 潘党飞
阅读(2201)
评论(0)
推荐(1)
编辑
2017年9月10日
FPGA--关于是否将多个模块写在同一个源文件中的问题
摘要: 两种设计风格: ①经过在ISE编译器上测试,可以知道多个不同的模块(如上一随笔中脉动进位计数器、T触发器、D触发器)写在同一个源文件中编译能够通过。 ②同时,将每一个模块单独写成一个源文件放在同一个目录下也是可以的。 总结: 第②种设计方式是一种比较好的设计风格,这样可以增加程序的可移植性, 并且使
阅读全文
posted @ 2017-09-10 12:48 潘党飞
阅读(1654)
评论(0)
推荐(0)
编辑
FPGA--(verilog)一个完整工程的设计(包含设计块和激励块)及仿真
摘要: 1、 模块设计完成之后,我们需要检验功能的正确性,通过设计激励块来完成测试。(可以把激励块理解成一个新的设计块,但是又和原来的设计块存在联系) 将激励块和测试块分开设计是一种良好的设计风格。激励块一般称为测试台。可以使用不同的测试台对设计块进行全面测试。 2、激励块的设计有两种模式。 一种是将激励块
阅读全文
posted @ 2017-09-10 00:33 潘党飞
阅读(870)
评论(0)
推荐(0)
编辑
2017年9月9日
FPGA--(verilog)行为级描述和结构级描述
摘要: 1、在使用verilog描述电路时,既可以进行行为级的描述,也可以进行结构级的描述。 ①行为级描述:侧重对模块行为功能的抽象描述。 ②结构级描述:侧重对模块内部结构实现的具体描述。 2、行为级描述 ①描述体的组成 ※由多个并行运行的过程块组成。 ※过程块由过程语句(initial和always)和块
阅读全文
posted @ 2017-09-09 10:02 潘党飞
阅读(9496)
评论(0)
推荐(1)
编辑