会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
验证cc
博客园
首页
新随笔
联系
订阅
管理
2021年12月31日
systemverilog中的constraint约束的使用
摘要: 约束的使用 1.逻辑关系<,<=,==, >=,> 逻辑关系约束,比较直接的指定随机数产生的范围,<,<=,==, >=,> rand byte data;constraint data_cons{ data > 0; data <5; } //约束data的值大于0,小于5 2.inside in
阅读全文
posted @ 2021-12-31 15:23 验证cc
阅读(13521)
评论(0)
推荐(0)
编辑
公告