直方图统计模块——控制和地址生成模块1
摘要：
今天初步完成了直方图统计模块之控制和地址生成模块的仿真，从仿真波形来看基本符合预先的要求。整个模块的RTL图如下：PLL模块输入27M像素时钟，输出108M时钟供其他模块使用，另外输出一路给niosII使用。wr_gen是WREN信号产生模块，WREN信号是片内RAM的读写控制信号。counter1模块是RAM读信号，负责读出RAM中存储的像素信息。counter2模块是RAM清零模块，负责对RAM内部单元清零。两个MUX是地址选择单元，此模块地址输出可能是像素值或两个counter模块的输出。WREN模块代码如下： 1 module wr_gen(clk,rst_n,start,cpur.. 阅读全文
posted @ 2012-11-12 17:00 万里-先生 阅读(252) 评论(0) 推荐(0) 编辑
