2022年3月7日
手撕verilog代码——同步FIFO
摘要： 手撕代码——同步FIFO module synfifo( input clk, input rst_n, input rd_en, input wr_en, output reg full, output reg empty, input [7:0] datain, output reg [7:0] 阅读全文
posted @ 2022-03-07 14:51 passchen 阅读(172) 评论(0) 推荐(0) 编辑
点击右上角即可分享
微信分享提示