2017年10月9日
FPGA学习系列 各种门器件程序积累
摘要： 1. 两输入与（and）门 entity and2gate is Port ( x : in STD_LOGIC; y : in STD_LOGIC; z : out STD_LOGIC);end and2gate; architecture Behavioral of and2gate is be 阅读全文
posted @ 2017-10-09 20:51 P_langen 阅读(482) 评论(0) 推荐(0) 编辑