2018年7月5日
verilog 计算机网络 仿真 激励 pcap
摘要： 做verilog网络逻辑时，需要产生正确的数据包格式激励，手写激励真烦人，现在让testbench读取pcap文件，则可以精确还原数据包的bit与时序，省去了一大批麻烦 1.设计读取逻辑 2.编写testbench文件 将 tcp-4846-connect-disconnect.pcap 文件放在工 阅读全文
posted @ 2018-07-05 11:41 熊猫滚滚 阅读(952) 评论(0) 推荐(0) 编辑