游戏关卡设计文档

合集 - Alpha迭代阶段(6)

1.游戏系统代码1.02024-10-272.Alpha迭代阶段——第六周Scrum Meeting记录2024-10-27

3.游戏关卡设计文档2024-11-06

4.Alpha迭代阶段——第七周Scrum Meeting记录2024-11-065.Alpha阶段测试报告2024-11-126.Alpha冲刺阶段博客2024-11-12

收起

关卡设计

关卡一：基础逻辑门练习

任务描述：

  在这个关卡中，学习如何使用基本的逻辑门（AND门和NOT门）来构建一个简单的“非与”逻辑门。

任务过程：

1. 理解逻辑门：

   · 学习AND门的工作原理：只有当所有输入都为高电平时，输出才为高电平。

   · 学习NOT门的工作原理：输出总是输入的相反值。

2. 任务目标：

   · 使用1个AND门和1个NOT门构建一个“非与”逻辑门。

   · 输入为两个开关A和B。

   · 输出要求：当且仅当A和B都关闭时，输出为高电平（1）。

3. 提供的组件：

   · 1个AND门

   · 1个NOT门

   · 其他组件

4. 操作指南：

   · 将AND门的两个输入端分别连接到开关A和B。

   · 将AND门的输出连接到NOT门的输入。

   · 将NOT门的输出作为最终输出。

5. 测试：

   · 完成电路设计后，点击“测试”按钮。

   · 如果电路正确，您将看到输出符合预期的结果。

   · 如果电路不正确，系统将提供反馈，指出错误所在。

关卡二：组合逻辑电路

任务描述：

  在这个关卡中，学习如何使用多个逻辑门构建一个更复杂的组合逻辑电路——半加器。

任务过程：

1. 理解半加器：

   · 半加器是一个可以对两个一位二进制数进行加法运算的电路。

   · 它有两个输入（A和B）和两个输出（Sum和Carry）。

   · Sum表示两个输入的和，Carry表示是否有进位。

2. 任务目标：

   · 使用2个XOR门和1个AND门构建一个半加器电路。

   · 输入为两个位A和B。

   · 输出要求：

     · Sum：A和B的和。

     · Carry：如果有进位，则输出为高电平（1），否则为低电平（0）。

3. 提供的组件：

   · 2个XOR门

   · 1个AND门

   · 其他组件

4. 操作指南：

   · 将第一个XOR门的两个输入端分别连接到输入A和B。

   · 将第一个XOR门的输出作为Sum输出。

   · 将第二个XOR门的两个输入端分别连接到输入A和B。

   · 将第二个XOR门的输出连接到AND门的一个输入。

   · 将输入A直接连接到AND门的另一个输入。

   · 将AND门的输出作为Carry输出。

5. 测试：

   · 完成电路设计后，点击“测试”按钮。

   · 如果电路正确，您将看到输出符合预期的结果。

   · 如果电路不正确，系统将提供反馈，指出错误所在。

关卡三：3-8译码器挑战

任务描述：

  使用提供的逻辑门构建一个3-8译码器电路，使其能够正确解码3位二进制输入，产生8个独立的输出。

学习目标

• 了解3-8线译码器的工作原理。
• 掌握使用基本逻辑门构建译码器的方法。

提供的元件

  AND门、NOT门、输入元件（A0、A1、A2）和输出元件（Y0, Y1, ..., Y7）。

关卡规则

• 只能使用提供的元件。
• 所有元件和线路必须放置在指定的区域，元件和线路不能超出指定区域。

测试样例

• 关卡内置测试样例，确保电路能够正确处理所有可能的输入组合（000、001、...、 111）。
• 每个测试样例会依次输入不同的3位二进制数，电路必须产生正确的8个输出。
• 测试样例会自动运行，玩家无需手动输入每个测试样例。

提示

每一关通关后给予一定的提示次数，有足够的次数才可以看到相应的提示。

• 基础知识提示：免费提供3-8译码器的基本工作原理，而逻辑图和逻辑真值表各需 要一个提示机会才能显示。
• 设计提示：免费提供如何使用AND门和NOT门构建译码器的步骤和示例。

评估标准

• 通过测试：电路通过所有测试样例，显示成功信息，奖励高级元件3-8线译码器芯 片和一次提示机会，并解锁下一关卡。
• 未通过测试：电路未能通过某些测试样例，显示错误信息和具体失败的测试样例， 提供改进建议，返回到选择元件步骤。

流程图可视化

关卡四：时序逻辑电路

任务描述：

  在这个关卡中，学习如何设计一个D触发器，这是一种具有记忆功能的序列逻辑电路。

任务过程：

1. 理解D触发器：

   - D触发器是一种同步逻辑电路，其输出在时钟脉冲的上升沿或下降沿发生变化。

   - 它有一个数据输入D和一个时钟输入CLK。

   - 输出Q跟随数据输入D的变化，而QN是Q的反相输出。

2. 任务目标：

   - 使用2个NAND门和其他必要组件设计一个D触发器。

   - 输入为数据输入D和时钟脉冲CLK。

   - 输出要求：

     - Q：跟随数据输入D的变化。

     - QN：Q的反相输出。

3. 提供的组件：

   - 2个NAND门

   - 其他必要组件（如延迟单元）

4. 操作指南：

   - 将第一个NAND门的一个输入连接到数据输入D，另一个输入连接到时钟脉冲CLK。

   - 将第一个NAND门的输出连接到第二个NAND门的一个输入。

   - 将第二个NAND门的另一个输入连接到第一个NAND门的输出。

   - 将第二个NAND门的输出作为Q输出。

   - 使用一个反相器（NOT门）将Q输出反相，得到QN输出。

5. 测试：

   - 完成电路设计后，点击“测试”按钮。

   - 如果电路正确，您将看到输出符合预期的结果。

   - 如果电路不正确，系统将提供反馈，指出错误所在。

关卡五：沙盒模式

目标：

  让玩家自由设计和搭建电路，探索各种逻辑门和组件的组合。

  提供丰富的组件库和工具，支持玩家进行创意实验。

  不受任务或关卡限制，玩家可以根据自己的兴趣和目标进行设计。

主要功能：

  组件库：提供多种逻辑门（AND、OR、NOT、NAND、NOR、XOR、XNOR）、触发器（D触发器、JK触发器、T触发器）、缓冲器、三态门、延迟单元等。

  工具箱：提供连接线、电源、接地、开关、LED灯等辅助工具。

  模拟器：实时模拟电路的运行情况，帮助玩家调试和优化电路。

  保存和加载：允许玩家保存和加载自己的电路设计。

流程图