(筆記) initial的幾個特色 (SOC) (Verilog)
摘要：
雖然說RTL不會用到initial，但寫testbench時一定會用到initial。 阅读全文
posted @ 2008-07-10 23:46 真 OO无双 阅读(5773) 评论(0) 推荐(1) 编辑
(筆記) 如何設計5位元的8對1多工器? (SOC) (Verilog) (MegaCore)
摘要：
基本的8對1多工器，使用Verilog與megafunction實現。 阅读全文
posted @ 2008-07-10 22:31 真 OO无双 阅读(5689) 评论(1) 推荐(0) 编辑
