(原創) 如何使用參數式模組? (SOC) (Verilog) (C/C++) (template)
摘要：
Verilog一向不在語法上耍花槍，參數式模組的寫法，算是Verilog最奇特的寫法，在C與C++也沒有。 阅读全文
posted @ 2008-07-09 22:50 真 OO无双 阅读(55039) 评论(1) 推荐(0) 编辑
(原創) 如何使用ModelSim-Altera作電路模擬? (SOC) (Quartus II) (ModelSim)
摘要：
在Quartus II雖然可以用Vector Waveform的方式作電路模擬，不過這僅限於簡單的模擬，該如何用ModelSim-Altera配合testbench來做較複雜的電路模擬呢? 阅读全文
posted @ 2008-07-09 15:42 真 OO无双 阅读(20429) 评论(15) 推荐(0) 编辑
