2015年4月14日
串并转换与数据映射——FPGA子模块整理
摘要： 刚写完2w字报告，写点verilog压压惊。造轮子是件好玩儿的事。不务正业，游手好闲……1.串并转换模块（1 to 8） 1 `timescale 1ns / 1ps 2 ////////////////////////////////////////////////////////////////... 阅读全文
posted @ 2015-04-14 23:54 法师漂流 阅读(2363) 评论(0) 推荐(1) 编辑