摘要：
本次设计源码地址：http://download.csdn.net/detail/noticeable/9914173 实验现象：通过串口将数据发送到FPGA 中，通过quartus II 提供的in system memory content editor 工具查看RAM中接收到的数据，当需要是， 阅读全文
摘要：
首先建立一个空的vison列表 添加图形和连接线 托选一个矩形块到操作台上，并进行底色填充 选择有向线段1拖到矩形模块上，此时有向线段1会自动吸附到矩形的中点处。 此时按下图操作即可取消，自动吸附 托选线段到自己希望放置的位置后，按如下操作将其改为箭头并更改线宽 、 选择线条更改线条相关属性 这样， 阅读全文
摘要：
点击标题即可进入相关随笔. DE-SOC开发板VrilogHDL开发相关部分： （本过程需要Verilog HDL 的基本语言基础） 1、FPGA的发展史及FPGA 的基础架构 2、首先看一下友晶DE-SOC开发板的user manual 3、用VerilogHDL设计一个与门逻辑，并进行前仿和后仿 阅读全文