2018年8月12日
基于Verilog HDL的二进制转BCD码实现
摘要： 在项目设计中，经常需要显示一些数值，比如温湿度，时间等等。在数字电路中数据都是用二进制的形式存储，要想显示就需要进行转换，对于一个两位的数值，对10取除可以得到其十位的数值，对10取余可以得到个位的数值。对于Verilog来说它的标准是支持除法和取余运算的，综合器也会有IP可以进行除法运算。但是这样 阅读全文
posted @ 2018-08-12 19:33 NingHeChuan 阅读(13465) 评论(4) 推荐(1) 编辑