04 2018 档案

基于Verilog HDL的超前进位全加器设计
摘要：通常我们所使用的加法器一般是串行进位，将从输入的ci逐位进位地传递到最高位的进位输出co，由于电路是有延迟的，这样的长途旅行是需要时间的，所以为了加快加法器的运算，引入了超前进位全加器。 全加器的两个逻辑表达式 sum = a ^ b ^ cin; co = a & b | (a ^ b) & ci 阅读全文
posted @ 2018-04-11 21:50 NingHeChuan 阅读(7154) 评论(0) 推荐(0) 编辑
Modelsim中使用TCL脚本编写do文件实现自动化仿真
摘要：通常我们使用Modelsim进行仿真，是通过图形界面点点点来进行操作，殊不知Modelsim完美支持TCL脚本语言及批处理命令do文件。简单来说就是从你修改完代码后到你重新编译把需要的信号拉出来查看，现在只需要一个动作即可完成。大大提高了工作效率，博主之前也是点点点了好久，最后发现有这么好的仿真技巧 阅读全文
posted @ 2018-04-01 11:13 NingHeChuan 阅读(4794) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示