2018年3月5日
如何高效的编写Verilog HDL——进阶版
摘要： 博主之前写过一篇文章来谈论如何高效的编写Verlog HDL——菜鸟版，在其中主要强调了使用Notepad++来编写Verilog HDL语言的便捷性，为什么说是菜鸟版呢，因为对于新手来说，在还没有熟悉软件和硬件描述语言的时候，使用Notepad++不需要学习成本，几分钟就能用好，利用其中一些功能， 阅读全文
posted @ 2018-03-05 08:31 NingHeChuan 阅读(9254) 评论(0) 推荐(0) 编辑