01 2018 档案

Vivado 2017封装自定义IP Core
摘要：使用Vivado2017.3自定义IP Core。通常情况下，我们做设计采用模块化设计，对于已经设计好的一部分模块功能，就可以直接拿来调用，IP Core就是这样来的，一般来说我们看不到IP Core的源码，这也是Xilinx为了保护作者知识产权，对IP Core进行加密。对我们开发者而言，我们也可 阅读全文
posted @ 2018-01-28 12:02 NingHeChuan 阅读(1633) 评论(0) 推荐(0) 编辑
基于FPGA的HDMI高清显示接口驱动
摘要：HDMI是（High Definition Multimedia Interface）的缩写，意思是高清晰度多媒体接口，是一种数字化视频/音频接口技术，适合影像传输的专用型数字化接口，可同时传送音频和影像信号，最高数据传输速度为48Gbps（2.1版），HDMI相较于VGA接口，它传输的信息量大，色 阅读全文
posted @ 2018-01-26 19:02 NingHeChuan 阅读(18979) 评论(1) 推荐(5) 编辑
基于Xilinx FPGA的视频图像采集系统
摘要：本站点博客将逐步迁移至http://ninghechuanblogs.cn/ 本篇要分享的是基于Xilinx FPGA的视频图像采集系统，使用摄像头采集图像数据，并没有用到SDRAM/DDR。这个工程使用的是OV7670 30w像素摄像头，用双口RAM做存储，显示窗口为320x240，而且都知道76 阅读全文
posted @ 2018-01-22 09:38 NingHeChuan 阅读(9416) 评论(9) 推荐(1) 编辑
Modelsim独立仿真Vivado Clocking Wizard IP Core
摘要：工欲善其事，必先利其器。在使用Vivado自带的仿真软件仿真的时候，相对于更优秀的仿真工具Modelsim，效率低了很多，为了更高效的开发，我尝试着用Vivado级联Modelsim仿真，但是级联后还是有一些不方便，所以我便直接使用Modelsim独立仿真，但是对于IP Core的话，就需要添加Vi 阅读全文
posted @ 2018-01-17 21:37 NingHeChuan 阅读(7111) 评论(3) 推荐(4) 编辑

点击右上角即可分享
微信分享提示