2017年11月19日
浅谈Verilog HDL代码编写风格
摘要： 消失了好久，没有写文章，也没有做笔记，因为最近再赶一个比赛，时间很紧，昨天周六终于结束了，所以趁着周末这会儿有时间，写点东西，记录下来。首先我学习FPGA才一年多，我知道自己没有资格谈论一些比较深层次的问题，对于这个行业来说可能我才是一直脚踩在门外面。所以这篇文章是写给一些刚开始学习FPGA、Ver 阅读全文
posted @ 2017-11-19 14:24 NingHeChuan 阅读(6620) 评论(2) 推荐(1) 编辑