会员
周边
捐助
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
NeverCode
博客园
首页
新随笔
联系
订阅
管理
2021年9月15日
Xilinx约束学习笔记(三)—— 时序概念
摘要: 3. 时序概念 发现对于时序基础的介绍这一块,Intel 的文档竟然要比 Xilinx 的详细,因此引用了很多 Intel 的文档内容。 3.1 术语 发送沿(launch edge),指用来发送数据的源时钟的活动边缘。 采样沿(capture edge),Intel 的文档中称作 latch ed
阅读全文
posted @ 2021-09-15 21:57 NeverCode
阅读(987)
评论(0)
推荐(0)
编辑
公告