02 2021 档案

摘要：An essential part of timing analysis is to accurately specify clocks and clock effects, such as latency and uncertainty. You can specify, report, and 阅读全文

摘要：Timing Analysis in the Design Flow 设计流程中的时序分析 在设计流程的不同阶段，时序分析有不同的目的。在DC中，时序驱动着用于综合的库单元的选择以及数据路径中的组合逻辑之间的寄存器的分配。在ICC中，时序驱动着单元的布局和互连线的布局，以实现关键路径上的延迟最小化。 阅读全文

摘要：很多时候，需要把VCS仿真的波形导入到Modelsim中进行观察，这个时候无法直接查看，因为Modelsim只支持.wlf波形文件，所以需要做格式转换。 VCS仿真后的波形可保存为VCD（value change dump：值变转储）文件，是ASCII格式，该文件包含设计中指定变量的取值变化信息。包 阅读全文