我的随笔

Verilog-A DAC测试INL和DNL激励源的搭建

nevel 2022-04-29 21:44 阅读:1075 评论:0 推荐:0 编辑

VerilogA 数字序列波形发生器

nevel 2022-04-11 16:46 阅读:1698 评论:0 推荐:0 编辑

TestMax advisor

nevel 2022-02-11 10:36 阅读:140 评论:0 推荐:0 编辑

时序分析中的时钟（1）

nevel 2021-02-27 17:43 阅读:645 评论:0 推荐:0 编辑

RTL综合时序介绍（5）

nevel 2021-02-27 17:22 阅读:2672 评论:0 推荐:0 编辑

用Modelsim产生/打开VCD文件的方法

nevel 2021-02-27 16:36 阅读:5166 评论:0 推荐:0 编辑

RTL综合时序介绍（4）

nevel 2020-10-07 21:39 阅读:918 评论:0 推荐:0 编辑

RTL综合时序介绍（3）

nevel 2020-10-06 22:31 阅读:808 评论:0 推荐:0 编辑

RTL综合时序介绍（2）

nevel 2020-10-06 12:44 阅读:908 评论:0 推荐:0 编辑

RTL综合时序介绍（1）

nevel 2020-09-29 21:57 阅读:1919 评论:0 推荐:0 编辑