摘要：
这几天一直在找这个MAP错误，各种全局时钟接到普通IO口上的错误，一直找不到。刚才回到起点，重新拿原文件改了一下，发现居然可以了。然后找其差别，发现我当时为了看版本号方便，把TOP 顶层的文件名给改了，然后后面就一直出现那个错误，UCF文件里面加约束也不行，改回去就好了。。。虽然现在好是好了，但是好奇怪，这个样子直接改不行的么？我之前做试验的时候好像改过都可以的啊。。。这个TOP的名字是与哪些东西相关的？改了会影响写什么呢？ 有大神知道么 ？求指点啊~非常感谢~ 阅读全文
摘要：
这段时间一直忙贴片生产相关事情，又是搬家，都没有什么时间好好整整。前人移交过来的记录仪代码，发现一个BUG ，1 wire [8:0] fchk_shift_r1 = fenergy_chk>1;7 wire [9:0] fchk_shift_l2 = fenergy_chk>>2;8 wire [10:0]fchk_shift_l3 = fenergy_chk>>3;9 wire [11:0]fchk_shift_l4 = fenergy_chk>>4;上面的命名和操作反了，正是如此导致我们该模块一直工作不正常然而仅仅将>>改成了, dr 阅读全文
摘要：
最近这段时间忙着搬家，然后准备生产相关事情，各种杂事~然后光棍节来，给自己和老爸老妈买点东西。。。效率好低。。要检讨啊~ 不能找借口！黑金的试验九 --VGA的用法VGA 液晶显示主要由5个信号控制HSYNC : 列同步信号VSYNC : 行同步信号RED : 红分量GREEN ： 绿分量BLUE ： 蓝分量VGA 的扫描是固定的。一帧的屏幕是由“m 行扫描”和“n 列填充”组成。假设以800x 600 x 60Hz 为例的显示标准( 800 宽x 600 高x 60Hz )， 那么宏观上它有600 行和800 列为一行。 VGA 如上图 从左到右，逐行显示。 作为新手，一... 阅读全文
摘要：
PS2 按键 主要用2根数据线 1脚 DATA 2脚 CLK 每次传递11位数据，第0位位开始位 第1-8位 数据位，第9位 奇偶校验位 第10位 结束位 在CLK的下降沿更新 输出具体的值有一个 传说中的 第二套编码表格 见书P61 每次按下时为送出 通码(Make) 释放时 送出断码(Break) ，先输出0XF0 ，再输出代表当前按键的8位数据 整个检测按键模块 需要 一个检测低电平模块，一个解码模块 对于下降沿 检测，参照试验一，通过一个BOOL 运算 ，在每次测得PS2_clk 下降沿时 输出一个高电平，供给后面模块做判断用 /**********... 阅读全文
摘要：
本人菜鸟一枚，刚开始摸FPGA。路漫漫其修远兮~ 对咱这记忆力挫的一B的人，老实点，多做笔记...第一篇从这里开始。 本人有轻度强迫症，这几天练习的时候，每次添加代码都感觉好麻烦。 网上搜到了 冰风溪谷大大的 分享，做了改动之后，不知道为什么跟大大的不大一样。不过凑合用了。 冰风溪谷 大大的原贴： ise 中添加自己的代码模板 - 冰风溪谷 - 博客园 http://www.cnblogs.com/icelyb24/archive/2011/08/09/2132514.html 引用如下： Ise系统自带的模版其实是些在.xml文件中的，其具体的路径为: 安... 阅读全文