FPGA 移交代码学习——Map错误 续

这几天一直在找这个MAP错误，各种全局时钟接到普通IO口上的错误，一直找不到。

刚才回到起点，重新拿原文件改了一下，发现居然可以了。

然后找其差别，发现我当时为了看版本号方便，把TOP 顶层的文件名给改了，

然后后面就一直出现那个错误，UCF文件里面加约束也不行，改回去就好了。。。

虽然现在好是好了，但是好奇怪，这个样子直接改不行的么？

我之前做试验的时候好像改过都可以的啊。。。

这个TOP的名字是与哪些东西相关的？

改了会影响写什么呢？ 有大神知道么 ？求指点啊~非常感谢~