关于ISE FPGA 模板修改与添加

 

       本人菜鸟一枚，刚开始摸FPGA。路漫漫其修远兮~ 对咱这记忆力挫的一B的人，老实点，多做笔记...第一篇从这里开始。

       本人有轻度强迫症，这几天练习的时候，每次添加代码都感觉好麻烦。

       网上搜到了 冰风溪谷大大的 分享，做了改动之后，不知道为什么跟大大的不大一样。不过凑合用了。

       冰风溪谷 大大的原贴：

　　  ise 中添加自己的代码模板 - 冰风溪谷 - 博客园

       http://www.cnblogs.com/icelyb24/archive/2011/08/09/2132514.html

      引用如下：

      Ise系统自带的模版其实是些在.xml文件中的，其具体的路径为:

      安装路径\Xilinx\12.4\ISE_DS\ISE\data\projnav\templates

      因为我个人使用的是verilog，所以在此只讲verilog的添加template的方法，其他应该类似。

      在templates文件夹中找到verilog.xml文件，使用Notepad++或者写字板打开，打开后在最后几行里面寻找：

      <Folder label="User Templates" language="Verilog" treetype="folder" utallowed="true">

      </Folder>

       代码。

       这段代码的意思是定义了User Templates文件夹的属性。

       我们所需要的代码模板就是添加到这两个 <Folder… > </Folder>之间就可以了

 

       直白点，就是修改那个verilog.xml文件。

       我当时看完之后，第一个问题： 不知道Temple 模板在哪里找出来。

       详细位置见下图红框处。

       

 

       然后问题二：按照大大的做法添加了代码，出来结果跟想象中的不一样：

      

       那个My_Template 不听使唤，就是不在User Templates 目录下。。。

       然后我看了下那个verilog.xml文档，乱来 修改如下，居然能凑合用了。不知道为什么放在User Templates 下面不行。。暂且就这么用吧。

       本来想改那个直接新建自己出来的系统模板的，不知道在哪里。。。菜鸟没找到。。。

       文件修改如下：

       主要就仿照前面的代码 添加了一个SubFolder ，然后有轻度强迫症的我改了下注释的花样，然后让ISE里面对齐什么的。。。。好像不止轻度。。。

       

       修改完后，实际图如下：

       如左边红框处显示的样子，右边红框处，如果要让他按照这样对齐，那个Verilog.xml文件里面 一定都要用空格，不能自动回车 或者TAB

       最后添加的代码效果就跟最上面那张图一样，就不截图了。话说这个贴图好不方便啊。。。。

        

 

        另外这个添加模板代码，有没有快捷键啊，有点不方便的说。。。求大大们指点。。。

        

       张小朋友要加油~