2013年3月11日
.Error (10200): Verilog HDL Conditional Statement error at : cannot match operand(s) in the condition to the corresponding edges in the e
摘要： always 记得初始化使用数据 加上if（！rst_n）;不要直接接if（dsp_xint1.....） 阅读全文
posted @ 2013-03-11 16:07 navieli 阅读(5754) 评论(0) 推荐(1) 编辑