.Error (10200): Verilog HDL Conditional Statement error at : cannot match operand(s) in the condition to the corresponding edges in the e

always 记得初始化使用数据 加上

if（！rst_n）

;

不要直接接if（dsp_xint1.....）