会员
周边
众包
新闻
博问
闪存
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
navieli
博客园
首页
新随笔
联系
管理
订阅
.Error (10200): Verilog HDL Conditional Statement error at : cannot match operand(s) in the condition to the corresponding edges in the e
always 记得初始化使用数据 加上
if(!rst_n)
;
不要直接接if(dsp_xint1.....)
posted @
2013-03-11 16:07
navieli
阅读(
5754
) 评论(
0
)
编辑
收藏
举报
会员力量,点亮园子希望
刷新页面
返回顶部
公告