这里特别强调一下激励的设置。相应于被测试模块的输入激励应该设置为reg型输出相应
设置为wire型双端口inout在测试中需要进行特的处理。
TESTBENCH 中的“ divclk”
Module中的“ divclk”
